[发明专利]一种3D动态随机存取存储器及数据保存方法

说明书

本发明公开了一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。本发明还公开了一种3D动态随机存取存储器的数据保存方法，具有上述技术效果。

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种3D动态随机存取存储器，还涉及一种3D动态随机存取存储器的数据保存方法。

背景技术

目前，DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，是最为常见的系统内存，DRAM的读写速度远快于固态硬盘。然而，DRAM只能将数据保持很短的时间，为了保持数据，DRAM使用电容存储的方式进行存储数据，这种方式必须隔一段时间刷新(refresh)一次，每刷新一次就保存一次数据，如果DRAM没有被刷新，存储的信息就会丢失，当DRAM断电时，DRAM无法进行刷新，将会导致DRAM中的数据丢失。导致数据容易丢失的另一个原因是，目前的DRAM的容量较小，导致数据容易丢失。

因此，如何在断电时保存DRAM中的数据是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例希望提供一种3D动态随机存取存储器，以及3D动态随机存取存储器的数据保存方法，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。

优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括：

数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及

数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。

优选的，在上述3D动态随机存取存储器中，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。

优选的，在上述3D动态随机存取存储器中，还包括一内存模块板，所述立体堆栈体设置于所述内存模块板上。

优选的，在上述3D动态随机存取存储器中，所述内存模块板设置有卡槽，用以接合所述非易失性存储器，所述非易失性存储器包括记忆卡存储器(SD card)或闪存存储器(FLASH memory device)。

优选的，在上述3D动态随机存取存储器中，所述非易失性存储器设置于所述内存模块板上。

优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括片上系统专用集成电路(SOC ASIC)。

优选的，在上述3D动态随机存取存储器中，所述易失性数据存储装置包括多个层叠堆栈的DRAM内存芯片，所述DRAM内存芯片的数量范围为2至16个。

优选的，在上述3D动态随机存取存储器中，所述内存芯片之间通过硅穿孔相互连接。