[发明专利]一种多重间距曝光图案及其制备方法

说明书

本发明提供一种多重间距曝光图案及其制备方法，制备包括：提供一半导体基底，并于半导体基底上形成多晶硅层，且多晶硅层包括若干个多晶硅单元，多晶硅单元之间产生一间隙；对多晶硅单元的侧面进行离子掺杂，使多晶硅单元显露于间隙的侧部形成为掺杂部，且多晶硅单元另具有在相邻于掺杂部且未进行离子掺杂的本征部，其中，掺杂部的刻蚀速率远小于本征部的刻蚀速率；以及采用特定刻蚀选择比对本征部进行刻蚀，以去除本征部且保留掺杂部。通过上述方案，本发明提供的方法，有效的解决了现有的曝光显影技术已达到物理极限的问题，可以得到线径微缩的半导体图案结构，工艺简单，不易受外界影响，得到图案的尺寸精确，易于控制。

技术领域

本发明属于半导体制造技术领域，特别是涉及一种多重间距曝光图案及其制备方法以及在半导体结构制备中采用双重曝光图案形成技术将径线微缩的方法。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小，对光刻工艺的挑战也越来越大。随着动态随机存储器(DRAM)的线径缩小，瀑光显影工艺(immersion)已达到其物理极限，EUV瀑光显影工艺虽然可以实现线径微缩，但是短期内不会被采用，这种光刻技术还有许多技术难点没有解决，如设备费用昂贵等。

目前，在半导体制备工艺中，双重曝光技术在传统的光刻技术上通过连续曝光来实现小尺寸图形的成像，从而引起越来越多研究者的兴趣，藉由双重曝光图案形成技术(Double patterning–Pitch Double)将线径微缩。

然而，目前的双重曝光技术主要实现形式有光刻-蚀刻-光刻-刻蚀或者光刻-光刻-刻蚀等工艺，这些工艺大多需要复杂的步骤，其成本远大于传统曝光技术，有的需要进行光阻固化工艺等，受外界环境影响大，不易控制。

因此，如何提供一种涉及双重曝光图案形成技术的半导体结构制备方法，以解决现有技术中曝光显影工艺已达到物理极限，以及图案形成工艺复杂、不易控制等问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多重间距曝光图案及其制备方法，用于解决现有技术中曝光显影工艺已达到物理极限以及图案形成工艺复杂、不易控制等问题。

为实现上述目的及其他相关目的，本发明提供一种多重间距曝光图案的制备方法，包括步骤：

1)提供一半导体基底，并于所述半导体基底上形成多晶硅层，且所述多晶硅层包括若干个多晶硅单元，所述多晶硅单元之间产生一间隙；

2)对于所述多晶硅单元的侧面进行离子掺杂，使所述多晶硅单元显露于所述间隙的侧部形成为掺杂部，且所述多晶硅单元另具有再相邻于所述掺杂部且未进行离子掺杂的本征部，其中，所述掺杂部的刻蚀速率远小于所述本征部的刻蚀速率；以及

3)采用特定刻蚀选择比对所述本征部进行刻蚀，以去除所述本征部且保留所述掺杂部。

作为本发明的一种优选方案，步骤1)中，形成所述多晶硅层的步骤包括：

1-1)于所述半导体基底表面形成一层多晶硅材料层；

1-2)于所述多晶硅材料层表面形成一层光刻胶层，并图形化所述光刻胶层；以及

1-3)以图形化的所述光刻胶层为掩膜对所述多晶硅材料层进行刻蚀，以形成包括若干个所述多晶硅单元的多晶硅层以及位于所述多晶硅层表面的剩余光刻胶层。

作为本发明的一种优选方案，步骤2)中，于各所述多晶硅单元的侧面进行离子掺杂的步骤包括：

2-1)使所述半导体基底处于第一方向倾斜，以所述剩余光刻胶层为掩膜对所述多晶硅层以第一角度进行第一次离子注入，以在各所述多晶硅单元的第一侧面形成第一注入区；