[发明专利]控制器以及包括控制器和非易失性存储器件的存储设备

权利要求书

1.一种存储设备，包括：

非易失性存储器件，被分组布置；以及

控制器，分别通过通道与所述组连接，并且被配置为：

产生针对所述非易失性存储器件中的非易失性存储器件的访问请求；以及

基于对所述访问请求的分割，分别通过所述通道中的两个或更多个通道，分别向所述组中的两个或更多个组发送分割后的访问请求；

其中所述控制器包括：

多个管理块，分别与所述通道相对应，并被配置为通过所述通道与所述组的非易失性存储器件进行通信；

通道分割块，被配置为控制与所述两个或更多个通道相对应的两个或更多个管理块，以对单位长度的数据进行通信，

其中所述访问请求的数据的大小是所述单位长度，

所述通道分割块将所述访问请求分割为用于请求对小于所述单位长度的大小的数据进行通信的访问请求，并将分割后的访问请求分别发送给所述两个或更多个管理块。

2.根据权利要求1所述的存储设备，其中，所述控制器还被配置为基于存储在第一通道的第一非易失性存储器件的第一存储块中的关联信息，识别第二通道的第二非易失性存储器件的第二存储块，所述第二存储块与所述第一存储块相关联。

3.根据权利要求2所述的存储设备，其中，所述访问请求包括所述第一存储块的第一块地址和页地址，以及

所述控制器还被配置为：

基于所述访问请求，通过第一通道向第一非易失性存储器件发送包括第一块地址和页地址的第一访问请求；以及

基于所述访问请求，通过第二通道向第二非易失性存储器件发送包括所识别的第二存储块的第二块地址和页地址的第二访问请求。

4.根据权利要求1所述的存储设备，其中，所述控制器还被配置为设置所述两个或更多个组中每一个的直接存储器访问DMA，使得对具有通过将所述访问请求的数据大小除以所述两个或更多个通道的数量而确定的大小的数据进行通信。

5.根据权利要求1所述的存储设备，其中，所述访问请求分别在所述两个或更多个组中的两个或更多个非易失性存储器件中并行执行。

6.根据权利要求1所述的存储设备，其中，所述控制器还被配置为以段为单位对通过所述两个或更多个通道通信的数据执行纠错编码和解码。

7.根据权利要求1所述的存储设备，其中，所述控制器还被配置为将在主机设备中使用的单位长度的逻辑地址转换为在非易失性存储器件中使用的分割长度的物理地址。

8.根据权利要求1所述的存储设备，其中，所述两个或更多个通道被布置在超级通道中，以及

所述控制器还被配置为：

关联和访问所述通道中的至少一个与所述通道中的至少另一个；以及

单独访问所述通道中的其余通道而不与所述通道中的另一通道相关联。

9.根据权利要求1所述的存储设备，其中，基于不同的命令格式访问所述两个或更多个组。

10.根据权利要求1所述的存储设备，其中，基于不同的纠错编码和解码方案访问所述两个或更多个组。

11.根据权利要求1所述的存储设备，其中，连接到所述两个或更多个通道中的第一通道的第一非易失性存储器件具有第一类型，并且

连接到两个或更多个通道中的第二通道的第二非易失性存储器件具有与第一类型不同的第二类型。

12.根据权利要求1所述的存储设备，其中所述控制器还包括：

地址转换块，被配置为将单位长度的逻辑地址转换为所述单位长度的物理地址。

13.根据权利要求1所述的存储设备，其中，所述管理块中的每一个包括访问队列，以及

所述通道分割块还被配置为基于所述访问请求，在所述两个或更多个管理块中每一个的访问队列中分别对访问请求进行排队。