[发明专利]字线译码电路、SRAM以及形成方法

权利要求书

1.一种字线译码电路，其特征在于，包括：

与非门单元、第一反相器和电容器；

所述电容器包括：第一端和第二端，其中，所述电容器的第一端与所述与非门单元的输出端相连，所述电容器的第二端与所述第一反相器的输出端相连；

所述与非门单元包括：第一输入端、第二输入端、第三输入端、输出端、电源连接端和接地端；其中，所述第一输入端用于接收对应于所需要选择的字线的第一译码信号，所述第二输入端用于接收对应于所需要选择的字线的第二译码信号，所述第三输入端用于接收时钟控制信号，所述输出端用于输出与非结果信号，所述电源连接端用于连接电源电压，所述接地端用于接地；所述第一反相器的输入端用于接收所述时钟控制信号，所述第一反相器的输出端用于输出所述时钟控制信号的反相信号；

其中，在所述第一译码信号和所述第二译码信号为第一电平且所述时钟控制信号由第二电平上升到第一电平的情况下，所述时钟控制信号的反相信号由第一电平下降到第二电平，并通过所述电容器的耦合作用促进所述与非结果信号由第一电平下降到第二电平；其中，所述第一电平高于所述第二电平。

2.根据权利要求1所述的字线译码电路，其特征在于，还包括：

第二反相器，所述第二反相器的输入端与所述与非门单元的输出端相连；所述第二反相器用于接收所述与非结果信号并输出字线选择信号；

其中，在所述与非结果信号由第一电平下降到第二电平的情况下，所述第二反相器输出的所述字线选择信号由第二电平上升到第一电平，以选中对应的字线。

3.根据权利要求1所述的字线译码电路，其特征在于，

所述与非门单元包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管；

其中，所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极和所述第三PMOS晶体管的源极相连；所述第一PMOS晶体管的漏极、所述第二PMOS晶体管的漏极和所述第三PMOS晶体管的漏极均与所述第一NMOS晶体管的漏极相连；所述第一NMOS晶体管的源极与所述第二NMOS晶体管的漏极相连；所述第二NMOS晶体管的源极与所述第三NMOS晶体管的漏极相连；

所述第一PMOS晶体管的栅极与所述第三NMOS晶体管的栅极相连；所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连；所述第三PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连。

4.根据权利要求3所述的字线译码电路，其特征在于，

所述第三PMOS晶体管的栅极和所述第一NMOS晶体管的栅极一起作为所述第一输入端；

所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极一起作为所述第二输入端；

所述第一PMOS晶体管的栅极与所述第三NMOS晶体管的栅极一起作为所述第三输入端；

所述第一PMOS晶体管的漏极、所述第二PMOS晶体管的漏极、所述第三PMOS晶体管的漏极和所述第一NMOS晶体管的漏极一起作为所述与非门单元的输出端；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极和所述第三PMOS晶体管的源极一起作为所述电源连接端；

所述第三NMOS晶体管的源极作为所述接地端。

5.根据权利要求1所述的字线译码电路，其特征在于，

所述电容器包括金属氧化物半导体MOS电容器。

6.一种静态随机存取存储器SRAM，其特征在于，包括：如权利要求1至5任意一项所述的字线译码电路。

7.根据权利要求6所述的SRAM，其特征在于，还包括：

预译码器，与所述字线译码电路连接；以及

地址输入电路，与所述预译码器连接；

其中，所述地址输入电路向所述预译码器输出字线地址信号，所述预译码器在接收到所述字线地址信号后进行预译码处理，获得对应于所需要选择的字线的第一译码信号和第二译码信号，并向所述字线译码电路输出所述第一译码信号和所述第二译码信号。

8.一种字线译码电路的形成方法，其特征在于，包括：

提供与非门单元和第一反相器；以及

在所述与非门单元的输出端和所述第一反相器的输出端之间设置电容器；其中，所述电容器包括：第一端和第二端；将所述电容器的第一端与所述与非门单元的输出端相连，并将所述电容器的第二端与所述第一反相器的输出端相连；

所述与非门单元包括：第一输入端、第二输入端、第三输入端、输出端、电源连接端和接地端；其中，所述第一输入端用于接收对应于所需要选择的字线的第一译码信号，所述第二输入端用于接收对应于所需要选择的字线的第二译码信号，所述第三输入端用于接收时钟控制信号，所述输出端用于输出与非结果信号，所述电源连接端用于连接电源电压，所述接地端用于接地；所述第一反相器的输入端用于接收所述时钟控制信号，所述第一反相器的输出端用于输出所述时钟控制信号的反相信号；

其中，在所述第一译码信号和所述第二译码信号为第一电平且所述时钟控制信号由第二电平上升到第一电平的情况下，所述时钟控制信号的反相信号由第一电平下降到第二电平，并通过所述电容器的耦合作用促进所述与非结果信号由第一电平下降到第二电平；其中，所述第一电平高于所述第二电平。