[发明专利]竖直存储器装置

权利要求书

1.一种竖直存储器装置，包括：

衬底，其具有单元阵列区和位于所述单元阵列区的外部的连接区；

多个栅电极层，其堆叠在所述衬底的所述单元阵列区和所述连接区上，在所述连接区中形成台阶结构；

多个沟道结构，其布置在所述单元阵列区中，在垂直于所述衬底的上表面的方向上延伸，同时穿过所述栅电极层；

多个第一半导体图案，其布置在所述沟道结构下方；以及

第一层间绝缘层和第二层间绝缘层，所述第一层间绝缘层和所述第二层间绝缘层布置在所述栅电极层中的第一栅电极层与最靠近所述第一栅电极层的第二栅电极层之间，

其中，所述多个沟道结构中的每一个包括：

填充绝缘层；

沟道层，其覆盖所述填充绝缘层的侧表面和底表面；和

栅极介电层，其在所述沟道层的外表面上，

其中，所述第一半导体图案和所述沟道结构接触以使所述第一半导体图案与所述沟道结构的沟道层电连接，其中，所述第一半导体图案穿过所述第一层间绝缘层，

其中，所述沟道结构穿过所述第二层间绝缘层，

其中，所述多个第一半导体图案中的每一个的宽度大于与所述第一半导体图案相邻的所述多个沟道结构中的每一个的宽度，并且

其中，所述多个第一半导体图案的侧壁与所述第一层间绝缘层接触。

2.根据权利要求1所述的竖直存储器装置，其中，所述第一栅电极层是所述栅电极层中的最下面的栅电极层。

3.根据权利要求1所述的竖直存储器装置，还包括：

多个伪沟道结构，其布置在所述连接区中，与所述沟道结构在相同的方向上延伸；以及

多个第二半导体图案，其布置在所述伪沟道结构下方，

其中，所述第一半导体图案的上表面和所述第二半导体图案的上表面与所述第一层间绝缘层的上表面共面。

4.根据权利要求1所述的竖直存储器装置，还包括：

界面绝缘层，其布置在所述第一层间绝缘层与所述第二层间绝缘层之间，

其中，所述沟道结构穿过所述界面绝缘层。

5.根据权利要求1所述的竖直存储器装置，还包括：

多个伪沟道结构，其布置在所述连接区中，与所述沟道结构在相同的方向上延伸；以及

多个第二半导体图案，其布置在所述伪沟道结构下方，

其中，所述第一半导体图案和所述第二半导体图案具有不同形状。

6.根据权利要求1所述的竖直存储器装置，还包括：

多个伪沟道结构，其布置在所述连接区中，与所述沟道结构在相同的方向上延伸；以及

多个第二半导体图案，其布置在所述伪沟道结构下方，

其中，所述第二半导体图案中的每一个具有在第一方向上延伸的条形，并且共同连接至至少两个伪沟道结构。

7.根据权利要求1所述的竖直存储器装置，还包括：

多个伪沟道结构，其布置在所述连接区中，与所述沟道结构在相同的方向上延伸；以及

多个第二半导体图案，其布置在所述伪沟道结构下方，

其中，所述第二半导体图案包括具有在第一方向上延伸的条形的第一图案和具有在与所述第一方向不同的第二方向上延伸的条形的第二图案，并且所述第一图案和所述第二图案分别共同连接至至少两个伪沟道结构。

8.根据权利要求1所述的竖直存储器装置，还包括：

多个伪沟道结构，其布置在所述连接区中，与所述沟道结构在相同的方向上延伸；

多个第二半导体图案，其布置在所述伪沟道结构下方；

电路晶体管，其布置在置于所述连接区的外部的外围电路区中；以及

覆盖所述外围电路区中的所述电路晶体管的蚀刻停止层，其中，

所有所述第一半导体图案的上表面和所有所述第二半导体图案的上表面高于所述蚀刻停止层的上表面。

9.根据权利要求1所述的竖直存储器装置，其中，所述第一半导体图案具有比所述沟道结构的直径或宽度更大的直径或宽度。