[发明专利]竖直存储器装置

说明书

本发明公开了一种竖直存储器装置。该竖直存储器装置包括衬底，衬底具有单元阵列区和位于单元阵列区的外部的连接区。栅电极层堆叠在衬底的单元阵列区和连接区上，在连接区中形成台阶结构。沟道结构布置在单元阵列区中，在垂直于衬底的上表面的方向上延伸，同时穿过栅电极层。伪沟道结构布置在连接区中，与沟道结构在相同的方向上延伸，同时穿过形成台阶结构的栅电极层。第一半导体图案布置在沟道结构下方，并且第二半导体图案布置在伪沟道结构下方。第一半导体图案和第二半导体图案包括多晶半导体材料。

相关申请的交叉引用

本申请要求于2016年11月3日在韩国知识产权局提交的韩国专利申请No.10-2016-0145696的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本公开涉及一种竖直存储器装置。

背景技术

电子器件逐渐变小，同时仍需要处理大量数据。因此，需要增大在这些电子产品中使用的半导体存储器装置的集成度。作为增大半导体存储器装置的集成度的方法，提出了代替常规平面晶体管结构的具有竖直晶体管结构的竖直存储器装置。

发明内容

本公开的一方面可提供一种具有提高的可靠性的竖直存储器装置。

根据本公开的一方面，一种竖直存储器装置可包括：衬底，其具有单元阵列区和位于单元阵列区的外部的连接区；多个栅电极层，其堆叠在衬底的单元阵列区和连接区上，在连接区中形成台阶结构；多个沟道结构，其布置在单元阵列区中，在垂直于衬底的上表面的方向上延伸，同时穿过栅电极层；多个伪沟道结构，其布置在连接区中，与沟道结构在相同的方向上延伸，同时穿过形成台阶结构的栅电极层；多个第一半导体图案，其布置在沟道结构下方；以及多个第二半导体图案，其布置在伪沟道结构下方。第一半导体图案和第二半导体图案可包括多晶半导体材料。

根据本公开的另一方面，一种竖直存储器装置可包括：衬底，其具有单元阵列区、外围电路区和位于单元阵列区与外围电路区之间的连接区；多个第一半导体图案，其布置在单元阵列区中；多个第二半导体图案，其布置在连接区中，并且具有与第一半导体图案的直径或宽度不同的直径或宽度；以及电路晶体管，其布置在外围电路区中。第一半导体图案和第二半导体图案可包括多晶半导体材料。

根据本公开的另一方面，一种竖直存储器装置包括衬底，衬底具有单元阵列区和邻近于单元阵列区布置的连接区。多个栅电极层竖直地堆叠在衬底的单元阵列区和连接区上。多个第一半导体图案竖直地布置在单元阵列区中的衬底与栅电极层之间。多个第二半导体图案竖直地布置在连接区中的衬底与栅电极层之间。第一半导体图案和第二半导体图案在衬底上方具有基本上相同的竖直高度。

附图说明

将从以下结合附图的详细描述中更加清楚地理解本公开的以上和其它方面、特征和优点，其中：

图1是根据本公开的示例实施例的竖直存储器装置的示意性平面图；

图2至图4是根据本公开的示例实施例的竖直存储器装置的示意性剖视图；

图5是根据本公开的另一示例实施例的竖直存储器装置的示意性剖视图；

图6和图7是根据本公开的其它示例实施例的竖直存储器装置的示意性平面图；

图8和图9分别是根据本公开的另一示例实施例的竖直存储器装置的示意性平面图和剖视图；

图10和图11分别是根据本公开的另一示例实施例的竖直存储器装置的示意性平面图和剖视图；

图12、图13、图14、图15、图16、图17、图18、图19和图20是示出根据本公开的示例实施例的制造竖直存储器装置的方法的剖视图；

图21是根据本公开的另一示例实施例的竖直存储器装置的示意性剖视图；以及