[发明专利]存储器件及其设置导电线的方法有效
申请号: | 201711074876.0 | 申请日: | 2017-11-03 |
公开(公告)号: | CN108206033B | 公开(公告)日: | 2023-05-16 |
发明(设计)人: | 金荣柱;金秀娥;金洙荣;元民佑;元福渊;权志锡;金荣浩;柳志学;尹炫喆;李硕宰;韩相根;姜雄大;权赫准;李范在 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C5/06 | 分类号: | G11C5/06 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吴晓兵 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 器件 及其 设置 导电 方法 | ||
1.一种包括存储器单元阵列区域的存储器件,所述存储器件包括:
列选择信号线,形成在所述存储器单元阵列区域的第一列导电层中并在列方向上延伸;
全局输入输出数据线,形成在所述存储器单元阵列区域中与所述第一列导电层不同的第二列导电层中并在列方向上延伸;以及
电源线,形成在所述存储器单元阵列区域中所述第一列导电层和所述第二列导电层之间的屏蔽导电层中,
其中所述全局输入输出数据线包括在与列方向垂直的行方向上相邻的第一全局输入输出数据线和第二全局输入输出数据线,所述第一全局输入输出数据线包括形成在所述第二列导电层中并在列方向上延伸的第一上部线段和形成在所述第二列导电层下方的屏蔽导电层中并在列方向上延伸的第一下部线段,以及所述第二全局输入输出数据线包括形成在所述屏蔽导电层中并在列方向上延伸的第二下部线段和形成在所述第二列导电层中并在列方向上延伸的第二上部线段,所述第二下部线段对应于所述第一上部线段,所述第二上部线段对应于所述第一下部线段。
2.根据权利要求1所述的存储器件,其中所述屏蔽导电层中的所述电源线在列方向上延伸。
3.根据权利要求1所述的存储器件,其中所述屏蔽导电层中的所述电源线在与列方向垂直的行方向上延伸。
4.根据权利要求3所述的存储器件,还包括:
主字线,形成在所述屏蔽导电层中并在行方向上延伸。
5.根据权利要求3所述的存储器件,还包括:
字选择信号线,形成在所述屏蔽导电层中并在行方向上延伸。
6.根据权利要求1所述的存储器件,还包括:
形成在所述第一列导电层中并在列方向上延伸并且设置在所述列选择信号线之间的电源线;以及
形成在所述第二列导电层中并在列方向上延伸并且设置在所述全局输入输出数据线之间的电源线。
7.根据权利要求1所述的存储器件,其中所述第一列导电层对应于直接在第一导电层上方的第二导电层,所述屏蔽导电层对应于直接在所述第二导电层上方的第三导电层,并且所述第二列导电层对应于在所述第三导电层上方的第四导电层。
8.根据权利要求7所述的存储器件,还包括:
局部输入输出数据线,形成在所述第一导电层中并在与列方向垂直的行方向上延伸。
9.根据权利要求1所述的存储器件,其中所述存储器单元阵列区域包括多个存储体阵列,以及
其中,所述屏蔽导电层中的所述电源线中的至少一个在不使用竖直接触部的情况下穿透所述多个存储体阵列中相邻存储体阵列之间的外围电路区域,所述相邻存储体阵列在列方向上布置。
10.根据权利要求1所述的存储器件,其中所述第二列导电层中的所述全局输入输出数据线还包括在与列方向垂直的行方向上相邻的第三全局输入输出数据线和第四全局输入输出数据线,所述第三全局输入输出数据线包括在列方向上延伸的第一线段,所述第四全局输入输出数据线包括在列方向上延伸的第二线段,以及
其中所述第一线段的第一交换线段的位置与所述第二线段的第二交换线段的位置交换,使得所述第三全局输入输出数据线和所述第四全局输入输出数据线彼此相交。
11.根据权利要求10所述的存储器件,其中所述第一交换线段和所述第一线段之一通过第一竖直接触部连接到在所述第二列导电层上方或下方的导电层中形成的第一跨接线段,以及
其中所述第二交换线段和所述第二线段之一通过第二竖直接触部连接到在所述第二列导电层上方或下方的导电层中形成的第二跨接线段。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711074876.0/1.html,转载请声明来源钻瓜专利网。