[发明专利]沟槽外延的填充方法有效
申请号: | 201711075799.0 | 申请日: | 2017-11-06 |
公开(公告)号: | CN107731733B | 公开(公告)日: | 2019-12-10 |
发明(设计)人: | 孔蔚然;季伟;伍洲 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/02 |
代理公司: | 31211 上海浦一知识产权代理有限公司 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 外延 填充 方法 | ||
1.一种沟槽外延的填充方法,其特征在于,包括如下步骤:
步骤一、在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层;
步骤二、光刻定义出沟槽的形成区域,采用刻蚀工艺依次去除所述沟槽的形成区域中的所述第三氧化层、所述第二氮化层和所述第一氧化层从而形成硬质掩模层开口;
步骤三、在所述硬质掩模层开口的侧面形成由第四氮化层组成的侧墙;
步骤四、以所述硬质掩模层为掩模对所述硬质掩模层开口底部的所述半导体衬底进行刻蚀形成所述沟槽;
步骤五、去除所述第三氧化层,利用所述侧墙的侧面保护使在去除所述第三氧化层的过程中所述第一氧化层不被横向刻蚀;
步骤六、在所述沟槽的侧面和底部表面形成牺牲氧化层,之后去除所述牺牲氧化层,利用所述侧墙的侧面保护使在去除所述述牺牲氧化层的过程中所述第一氧化层不被横向刻蚀;
步骤七、同时去除所述第二氮化层和所述侧墙;
步骤八、进行外延生长形成沟槽外延层填充所述沟槽,利用所述第一氧化层不被横向刻蚀的特征使外延生长过程中所述沟槽外延层仅在所述沟槽的底部表面和侧面生长。
2.如权利要求1所述的沟槽外延的填充方法,其特征在于:步骤一中所述半导体衬底表面形成有第一外延层,所述沟槽形成于所述第一外延层中。
3.如权利要求2所述的沟槽外延的填充方法,其特征在于:所述沟槽为超结沟槽。
4.如权利要求3所述的沟槽外延的填充方法,其特征在于:所述第一外延层具有第一导电类型,所述沟槽外延层具有第二导电类型。
5.如权利要求4所述的沟槽外延的填充方法,其特征在于:所述沟槽包括多个,由所述沟槽外延层组成第二导电类型柱,由所述沟槽之间的所述第一外延层组成第一导电类型柱,由所述第一导电类型柱和所述第二导电类型柱交替排列组成超结结构。
6.如权利要求2所述的沟槽外延的填充方法,其特征在于:所述半导体衬底为硅衬底,所述第一外延层和所述沟槽外延层都为硅外延层,所述第一氧化层和所述第三氧化层都为二氧化硅层,所述第二氮化层和所述第四氮化层都为氮化硅层。
7.如权利要求1所述的沟槽外延的填充方法,其特征在于:步骤三包括如下分步骤:
步骤31、全面淀积形成所述第四氮化层;
步骤32、进行所述第四氮化层的全面刻蚀在所述硬质掩模层开口的侧面自对准形成所述侧墙。
8.如权利要求1或7所述的沟槽外延的填充方法,其特征在于:所述第四氮化层的厚度为
9.如权利要求1或2或6所述的沟槽外延的填充方法,其特征在于:所述第一氧化层的厚度为所述第二氮化层的厚度为所述第三氧化层的厚度为
10.如权利要求9所述的沟槽外延的填充方法,其特征在于:步骤四的刻蚀过程中所述第三氧化层被部分损耗。
11.如权利要求10所述的沟槽外延的填充方法,其特征在于:步骤四完成后所述第三氧化层的剩余厚度为
12.如权利要求4或5所述的沟槽外延的填充方法,其特征在于:第一导电类型为N型,第二导电类型为P型。
13.如权利要求4或5所述的沟槽外延的填充方法,其特征在于:第一导电类型为P型,第二导电类型为N型。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711075799.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造