[发明专利]半导体结构和方法有效
| 申请号： | 201711083383.3 | 申请日： | 2017-11-07 |
| 公开（公告）号： | CN108305869B | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 黄伟立;陈季丞;黄宏麟;周建志;古进誉;陈承先 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64 |
| 代理公司： | 11409 北京德恒律治知识产权代理有限公司 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体结构 半导体器件 导电材料 材料层 介电层 图案化 包封 衬底 沉积 半导体 制造 | ||
1.一种制造半导体器件的方法，所述方法包括：
在半导体衬底上方形成第一钴-锆-钽(CZT)层和第二钴-锆-钽层，其中，所述第一钴-锆-钽层包括：第一金属层、第一钴-锆-钽材料和第一氧化钴-锆-钽(OCZT)材料，所述第二钴-锆-钽层包括第二金属层、第二钴-锆-钽材料和第二氧化钴-锆-钽(OCZT)材料；
在所述第二钴-锆-钽层上方施加掩模；
湿蚀刻所述第二钴-锆-钽层以暴露所述第一钴-锆-钽层的部分；
处理所述第一钴-锆-钽层的暴露的部分；
在所述第二钴-锆-钽层上方形成第一介电材料；
在所述第一介电材料上方形成第一电感线圈；
在所述第一电感线圈上方形成第二介电材料；以及
形成穿过所述第二介电材料并且与所述第二钴-锆-钽层接触的第三钴-锆-钽层。
2.根据权利要求1所述的方法，其中，所述第一金属层包括钽。
3.根据权利要求1所述的方法，其中，所述湿蚀刻形成阶梯形图案。
4.根据权利要求3所述的方法，其中，所述阶梯形图案具有介于5度和70度之间的角度，其中，所述角度为所述第一钴-锆-钽层的侧壁的顶端和所述第二钴-锆-钽层的侧壁的顶端之间的连线与所述第一钴-锆-钽层的顶面所成的角度。
5.根据权利要求1所述的方法，还包括，在形成所述第一介电材料之后和形成所述第一电感线圈之前，形成第三介电材料。
6.根据权利要求5所述的方法，其中，所述第一介电材料是氮化硅并且所述第三介电材料是氧化硅。
7.根据权利要求1所述的方法，其中，至少部分利用等离子体工艺实施所述处理。
8.一种制造半导体器件的方法，所述方法包括：
在衬底上方形成多个钴-锆-钽(CZT)层，其中，所述多个钴-锆-钽层的每个钴-锆-钽层均包括：金属层、氧化钴-锆-钽材料层和位于所述金属层和所述氧化钴-锆-钽材料层之间的钴-锆-钽材料；
将所述多个钴-锆-钽层成形为阶梯形图案；
在所述阶梯形图案上方沉积第一介电帽；
在所述第一介电帽上方沉积第二介电帽；
在所述第二介电帽上方形成电感线圈；
在所述电感线圈上方沉积第三介电帽；
形成开口以暴露所述多个钴-锆-钽层；
在所述电感线圈上方沉积穿过所述开口的覆盖钴-锆-钽层。
9.根据权利要求8所述的方法，其中，所述第一介电帽包括第一材料并且所述第三介电帽包括所述第一材料。
10.根据权利要求9所述的方法，其中，所述第二介电帽包括与所述第一材料不同的第二材料。
11.根据权利要求10所述的方法，其中，所述第一材料是氧化硅并且所述第二材料是氮化硅。
12.根据权利要求10所述的方法，其中，所述第一材料是氮化硅并且所述第二材料是氧化硅。
13.根据权利要求8所述的方法，还包括，在沉积所述第一介电帽之前，处理所述多个钴-锆-钽层。
14.根据权利要求8所述的方法，其中，至少部分利用湿蚀刻工艺实施所述多个钴-锆-钽层的成形。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711083383.3/1.html，转载请声明来源钻瓜专利网。
