[发明专利]一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路

权利要求书

1.一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路；所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。

2.根据权利要求1所述的一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，所述鉴频鉴相器与参考时钟信号的基准频率相连接。

3.根据权利要求2所述的一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，其特征在于，该调制器电路还包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、降低高频噪声影响的调制器和双模分频器；

所述鉴频鉴相器与电荷泵的开关处连接，所述电荷泵与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地；所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。