[发明专利]一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路

说明书

技术领域

本发明涉及射频、模拟集成电路领域，更具体的说，它涉及一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路。

背景技术

目前，小数分频频率综合器都使用了双模分频器，这不可避免会引入量化噪声和小数杂散。为了解决这个问题，常规是引入Delta-Sigma调制器(DSM) 解决这个问题。该模块可以将系统中的量化误差有效地转化为随机的噪声，并转移到更高的频率上，这些高频的噪声会因为环路的低通滤波特性而被抑制。但使用传统结构的Delta-Sigma调制器进行噪声整形并不能完全消除量化噪声，而且输出的量化噪声幅度较大，一方面当环路带宽较大时，高频噪声不能被环路滤波器压制，将会引起带外噪声性能恶化，另一方面，Delta-Sigma调制器的输出电平变化范围太大会在鉴频鉴相器(PFD)和电荷泵(CP)电路中引起更加显著的非线性效应，并增加频率综合器的带内噪声。

发明内容

本发明克服了现有技术的不足，提出一种新的可配置的陷波滤波结构，可以减少输出高值出现的频率，另外对高频噪声有额外的滤波效果。

本发明的技术方案如下：

一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路；所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。

进一步的，所述鉴频鉴相器与参考时钟信号的基准频率相连接。

进一步的，该调制器电路还包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、降低高频噪声影响的调制器和双模分频器；

所述鉴频鉴相器与电荷泵的开关处连接，所述电荷泵与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地；所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。

本发明相比现有技术优点在于：新的可配置的陷波滤波结构，可以减少输出中高值出现的频率，另外对高频噪声有额外的滤波效果，使Delta-Sigma调制器达到更优的噪声抑制能力。可以大幅度减少高值(-3、-2、3、4)出现的概率；同时对特定频率附近(fs/2N、fs/2N-1等，其中fs为DSM的工作频率) 的噪声有一定的滤波效果。

附图说明

图1为本发明的结构示意图；

图2为本发明的调制器电路的结构图；

图3为本发明的降低高频噪声影响的调制器与传统调制器的效果对比图；

图4为本发明与传统调制器在输出功率谱密度上的对比图；

图5为本发明与传统频率综合器的系统相位噪声仿真结果的对比图。

具体实施方式

下面结合附图和具体实施方式对本发明进一步说明。

如图1所示，一种可降低小数分频频率综合器中高频噪声影响的调制器及该调制器电路，包括档位选择模块、多级级联调制模块和陷波滤波模块，所述档位选择模块选择小数截取位数以及对应的陷波滤波电路，并使整数分频比直接进入多级级联调制模块中。所述陷波滤波模块在输入小数值进入多级级联调制模块前先进行部分截取，然后在多级级联调制模块处理后通过陷波滤波电路使数值恢复为原先的期望值并降低高频处噪声谱密度。所述鉴频鉴相器与参考时钟信号的基准频率相连接。所述降低高频噪声影响的调制器的噪声转移公式NTF(z)为如下公式(1)：

其中N为档位选择模块的档位，z为Z变换公式的输入复变量，k为求和符号中的变量。

如图2所示，该调制器电路还包括鉴频鉴相器、电荷泵、环路滤波器 (LPF)、压控振荡器(VCO)、分频器(DIV)、降低高频噪声影响的调制器和双模分频器。所述鉴频鉴相器与电荷泵的开关处连接，所述电荷泵与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地；所述压控振荡器与分频器的一端、双模分频器的一端连接，所述双模分频器与鉴频鉴相器的一端连接，所述降低高频噪声影响的调制器连接在双模分频器上，所述降低高频噪声影响的调制器设置整数分频比和小数分频比的接口。