[发明专利]衬底、半导体封装结构和制造工艺

权利要求书

1.一种衬底，其包括：

第一介电结构；

第一电路层，所述第一电路层内嵌于所述第一介电结构中并具有从所述第一介电结构露出的第一表面，其中所述第一电路层不从所述第一介电结构的第一表面突出；

第二介电结构，所述第二介电结构安置于所述第一介电结构的所述第一表面上；以及

第二电路层，所述第二电路层内嵌于所述第二介电结构中，其中所述第二电路层电连接到所述第一电路层，所述第二电路层的第一表面与所述第二介电结构的第一表面共面，且所述第一电路层的所述第一表面的表面粗糙度值不同于所述第二电路层的所述第一表面的表面粗糙度值。

2.根据权利要求1所述的衬底，其中所述第一电路层的所述第一表面的所述表面粗糙度值大于所述第二电路层的所述第一表面的所述表面粗糙度值。

3.根据权利要求2所述的衬底，其中所述第一电路层的所述第一表面的所述表面粗糙度值大于0.4μm，且所述第二电路层的所述第一表面的所述表面粗糙度值在0.2μm到0.4μm的范围内。

4.根据权利要求1所述的衬底，其中所述第一电路层的线宽/线距L/S大于7μm/7μm，且所述第二电路层的L/S小于7μm/7μm。

5.根据权利要求1所述的衬底，其中所述第二介电结构包括固化的光可成像介电材料，且所述第一介电结构包括固化的纤维增强树脂。

6.根据权利要求5所述的衬底，其中所述第一电路层的侧表面的表面粗糙度值大于所述第二电路层的侧表面的表面粗糙度值。

7.根据权利要求1所述的衬底，其中所述第二介电结构包含安置于所述第一介电结构上的第一介电层和安置于所述第一介电层上的第二介电层。

8.根据权利要求7所述的衬底，其中所述第二电路层的厚度等于所述第二介电层的厚度。

9.根据权利要求1所述的衬底，其进一步包括内嵌于所述第二介电结构中的多个导电桩，其中所述导电桩中的每一个连接所述第一电路层与所述第二电路层。

10.根据权利要求9所述的衬底，其中所述第二电路层包含从所述第二介电结构的所述第一表面露出的多个导电柱，且所述导电桩中的每一个连接所述第一电路层与所述第二电路层的所述导电柱中的相应一个。

11.根据权利要求10所述的衬底，其中所述第二电路层进一步包含从所述第二介电结构的所述第一表面露出的多个导电迹线，且所述导电迹线的厚度小于所述导电柱的厚度。

12.根据权利要求1所述的衬底，其中进一步包括内嵌于所述第二介电结构中的多个导电桩，其中所述导电桩中的每一个的第一端从所述第二介电结构的所述第一表面露出，且所述导电桩中的每一个的第二端连接所述第一电路层。

13.根据权利要求1所述的衬底，其中所述第一电路层从所述第一介电结构的所述第一表面凹陷，以便在所述第一电路层的所述第一表面的上方形成凹部。

14.根据权利要求13所述的衬底，其中所述第二介电结构延伸到所述凹部中。