[发明专利]画素阵列基板与显示装置

说明书

本发明提供一种画素阵列基板与显示装置，画素阵列基板包括基板、多条第一扫描线、多条第二扫描线、多条数据线以及多个画素结构。第一扫描线与第二扫描线交替排列。在同一图框时间中，第一扫描线被致能的时间长度不同于第二扫描线。数据线相交于第一扫描线与第二扫描线。每一画素结构包括第一有源组件由其中一条第一扫描线控制、第二有源组件由其中一条第二扫描线控制以及画素电极。画素电极通过第二有源组件连接至第一有源组件，而第一有源组件连接至其中一条数据线。相邻的第一扫描线与第二扫描线的间距为画素结构的间距的三分之一至二分之一。画素阵列基板可有效降低扫描线之间各自的耦合效应造成驱动信号之间的浮动干扰。

技术领域

本发明涉及一种画素阵列基板与显示装置。

背景技术

随着显示技术的发展以及各种显示装置的多元化，为了在有限体积的显示装置中，获得较大的影像显示面积，显示装置对于显示面板四周边缘的无边框需求越来越迫切，但由于对应于无边框需求的电路布局，常会因为驱动信号之间的耦合效应，造成彼此信号的浮动干扰而影响显示品质。

发明内容

本发明是针对一种画素阵列基板，可有效降低扫描线之间各自的耦合效应造成驱动信号之间的浮动干扰。

本发明是针对一种显示装置，采用所述的画素阵列基板而具有较佳的显示品质。

本发明的画素阵列基板，包括基板、多条第一扫描线、多条第二扫描线、多条数据线以及多个画素结构。第一扫描线与第二扫描线交替排列，且在同一图框时间中，第一扫描线被致能的时间长度不同于第二扫描线被致能的时间长度。数据线相交于第一扫描线与第二扫描线。画素结构配置于基板上且呈阵列排列。每一画素结构包括第一有源组件、第二有源组件以及画素电极。第一有源组件由对应的其中一条第一扫描线控制而开启与关闭。第二有源组件由对应的其中一条第二扫描线控制而开启与关闭。画素电极连接至第二有源组件以通过第二有源组件连接至第一有源组件，而第一有源组件连接至其中一条数据线。相邻的第一扫描线与第二扫描线的间距为画素结构的间距的三分之一至二分之一。

在本发明的一实施例中，上述的画素阵列基板还包括栅极驱动电路，设置于基板上且包括多条栅极块信号线与N条栅极选择信号线，其中每连续N条第一扫描线划分成第一扫描线组，每一第一扫描线组连接到同一条栅极块信号线，每连续N条第二扫描线依序连接N条栅极选择信号线，N为正整数，且每一条栅极块信号线被致能的时间长度中，N条栅极选择信号线依序被致能。

在本发明的一实施例中，上述的每一画素结构还包括垫底电极以及共同电极。垫底电极配置于基板上，电性连接于画素电极。共同电极设置于基板上且位于垫底电极与画素电极之间。

在本发明的一实施例中，上述的垫底电极包括第一垫底电极与第二垫底电极。第一垫底电极于基板上的正投影不重叠于第二垫底电极于基板上的正投影，且第一垫底电极与第二垫底电极之间配置有对应的一条第二扫描线。

在本发明的一实施例中，上述的共同电极包括第一共同电极与第二共同电极。第一共同电极于基板上的正投影重叠于第一垫底电极于基板上的正投影，且第二共同电极于基板上的正投影重叠于第二垫底电极于基板上的正投影。

在本发明的一实施例中，上述的每一画素结构还包括栅绝缘层与连接电极。栅绝缘层覆盖第一有源组件的栅极、第二有源组件的栅极与垫底电极，栅绝缘层具有暴露出部分第一垫底电极的第一栅绝缘层开口与暴露出部分第二垫底电极的第二栅绝缘层开口。连接电极配置于栅绝缘层上，电性连接第二有源组件的漏极，且连接电极通过第一栅绝缘层开口连接第一垫底电极，并通过第二栅绝缘层开口连接第二垫底电极。

在本发明的一实施例中，上述的每一画素结构还包括保护层。保护层覆盖第一有源组件与第二有源组件，并具有保护层开口，其中画素电极通过保护层开口电性连接连接电极。