[发明专利]半导体器件有效
申请号: | 201711089453.6 | 申请日: | 2017-11-08 |
公开(公告)号: | CN108183097B | 公开(公告)日: | 2022-10-14 |
发明(设计)人: | 金智熏 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
一种半导体器件,包括:在衬底上的多个下电极,所述多个下电极在第一方向和垂直于第一方向的第二方向上以形成行和列;具有平板形式的支撑结构,支撑结构连接并支撑所述多个下电极,支撑结构包括限定在其中的多个敞开区域,包括成交替方式的两种不同形状的支撑结构可以被提供。所述多个敞开区域可以具有相同的形状并部分地暴露所有的所述多个下电极的侧面。
技术领域
本发明构思涉及半导体器件,更具体地,涉及包括用于防止下电极的倒塌的支撑结构的半导体器件。
背景技术
近来,随着半导体器件的集成由于精密半导体制造技术的快速发展而进步,单位单元的尺寸已经显著减小,因此单位单元中的电容器的面积已经减小。例如,诸如动态随机存取存储器(DRAM)的半导体存储器件的集成水平已经增加,并且器件占用的面积已经减小,而电容值被期望保持在相同的水平或者甚至被期望增大。根据这样的要求,下电极的纵横比大大增加。结果,下电极在电介质层形成于其上之前可能倒塌或断裂。
发明内容
本发明构思的一些提供了包括支撑结构的半导体器件,在该支撑结构中,下电极被暴露用于顺畅的后续工艺同时防止下电极的倒塌。
本发明构思的一些提供了制造包括支撑结构的半导体器件的方法,在该支撑结构中,下电极被暴露用于顺畅的后续工艺同时防止下电极的倒塌。
根据本发明构思的一方面,一种半导体器件包括成蜂巢结构的多个下电极以及连接并支撑所述多个下电极的支撑结构,支撑结构包括多个敞开区域,所述多个下电极由所述多个敞开区域暴露。成蜂巢结构的所述多个下电极可以被布置为使得在六边形的中心点处的一个下电极和在该六边形的顶点处并与所述一个下电极相邻的六个下电极构成第一六边形结构,在第一六边形结构的顶点处的六个下电极用作在六个其它六边形结构的中心点处的下电极,在第一六边形结构的中心点处的一个下电极用作在六个其它六边形结构的每个的六个顶点中的一个处的下电极。支撑结构可以包括这样的所述多个敞开区域:在第一六边形结构的中心点处的一个下电极的三个侧面区域被所述多个敞开区域暴露并且在第一六边形结构的顶点处的六个下电极的两个侧面区域被所述多个敞开区域暴露。
根据本发明构思的另一方面,一种半导体器件包括:在衬底上的多个下电极,所述多个下电极在第一方向和垂直于第一方向的第二方向上以形成行和列;以及具有平板形式的支撑结构,支撑结构连接并支撑所述多个下电极,支撑结构包括限定在其中的多个敞开区域,支撑结构包括在第三方向上成交替方式的两种不同的形状,所述多个敞开区域具有相同的形状并部分地暴露所有的所述多个下电极的侧面。
根据本发明构思的又一方面,一种半导体器件包括:在衬底上成行和列的多个下电极,所述多个下电极成蜂巢结构,蜂巢结构包括在六边形的中心点处的一个下电极和在该六边形的顶点处并与所述一个下电极相邻的六个下电极,在六边形的顶点处的六个下电极用作在其它六个六边形的中心点处的下电极,在六边形的中心点处的一个下电极用作在其它六个六边形的每个的六个顶点中的一个处的下电极;以及连接并支撑所述多个下电极的支撑结构,支撑结构包括多个第一支撑图案和第二支撑图案,所述多个第一支撑图案每个具有圆形形状,第二支撑图案围绕所述多个第一支撑图案并与所述多个第一支撑图案的每个分离。
附图说明
本发明构思的一些示例实施方式将由以下结合附图的详细描述被更清楚地理解,附图中:
图1是根据本发明构思的一示例实施方式的半导体器件的支撑结构和多个下电极的示意透视图;
图2是用于描述根据本发明构思的一示例实施方式的半导体器件的多个下电极的蜂巢结构的布局的概念图;
图3A至14B是用于顺序地描述制造根据本发明构思的一示例实施方式的半导体器件的方法的图;
图15是根据本发明构思的另一示例实施方式的半导体器件的支撑结构和多个下电极的示意透视图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711089453.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:封装结构及其制备方法
- 下一篇:大容量存储器电路的3D错层堆叠封装结构