[发明专利]存储器侧高速缓存中通路的伺机增加

权利要求书

1.一种处理器，包括：

处理器核；以及

高速缓存控制器，耦合到所述处理器核，所述高速缓存控制器用于为存储器分配高速缓存中的多个高速缓存条目；并且

其中，所述处理器核用于响应于解码并执行指令以：

检测安装在计算系统中的所述存储器的量；以及

响应于检测到少于所述计算系统的所述存储器的最大可允许量，指示所述高速缓存控制器增加所述多个高速缓存条目将分配到的所述高速缓存的通路的数量。

2.如权利要求1所述的处理器，其中，所述高速缓存是多通道动态随机存取存储器(MCDRAM)存储器侧高速缓存，并且所述高速缓存控制器是高带宽高速缓存控制器。

3.如权利要求1所述的处理器，其中，为了增加通路的数量，所述高速缓存控制器用于将对所述高速缓存的存储器分配从直接映射更新为集合关联。

4.如权利要求1所述的处理器，其中，为了增加所述通路的数量，所述高速缓存控制器用于将对所述高速缓存的存储器分配从两通路集合关联更新为四通路集合关联。

5.如权利要求1所述的处理器，其中所述指令使所述处理器核进一步：

在对所述计算系统的引导之后，检测所安装的所述存储器的量；以及

在指示所述控制器增加所述高速缓存的通路的数量之前，指示所述高速缓存控制器转储清除所述高速缓存。

6.如权利要求1所述的处理器，其中，所述高速缓存包括元数据存储电路，所述元数据存储电路耦合到所述高速缓存控制器，所述元数据存储电路用于存储元数据阵列，其中，为了增加通路的数量，所述高速缓存控制器用于将一个或多个额外的标签比较器耦合到所述元数据存储电路，从而使标签比较器的数量对应于通路的数量。

7.如权利要求6所述的处理器，其中，所述高速缓存控制器包括标签解码器，所述标签解码器耦合到所述元数据存储电路，其中，为了增加通路的数量，所述高速缓存控制器进一步用于将所述标签解码器重新配置为根据匹配通路数量增加的多个集合的通路来访问所述元数据阵列。

8.如权利要求1所述的处理器，其中，所述高速缓存进一步包括数据存储电路，所述数据存储电路耦合到所述高速缓存控制器，其中，所述高速缓存控制器包括数据解码器，所述数据解码器耦合到所述数据存储电路，并且其中，为了增加通路的数量，所述高速缓存控制器用于将所述数据解码器重新配置为根据匹配通路数量增加的多个集合的通路来访问所述数据存储电路。

9.如权利要求1所述的处理器，其中，所述高速缓存控制器用于将传入地址中的未使用标签位用于以下一者：对所述高速缓存条目的最近最少使用(LRU)跟踪或循环冗余校验(CRC)错误校正。

10.一种系统，包括：

处理器；

高速缓存控制器，耦合到所述处理器；以及

高速缓存，耦合到所述高速缓存控制器，其中，所述述高速缓存控制器用于为存储器分配所述高速缓存中的多个高速缓存条目；并且

其中，所述处理器用于响应于解码并执行指令以：

检测所述处理器正在执行的应用所需的所述存储器的量；以及

响应于确定了所需的所述存储器的量少于计算系统的所述存储器的最大可用量：

指示所述高速缓存控制器转储清除所述高速缓存；以及

指示所述高速缓存控制器增加在其中分配所述多个高速缓存条目的所述高速缓存的通路的数量。

11.如权利要求10所述的系统，其中，所述高速缓存是多通道动态随机存取存储器(MCDRAM)存储器侧高速缓存，并且所述高速缓存控制器是高带宽存储器控制器。

12.如权利要求10所述的系统，其中，为了增加所述通路的数量，所述高速缓存控制器用于将对所述高速缓存的存储器分配从直接映射更新为集合关联。