[发明专利]一种全耗尽SOI结构的制作方法有效
| 申请号： | 201711092666.4 | 申请日： | 2017-11-08 |
| 公开（公告）号： | CN107910264B | 公开（公告）日： | 2020-06-30 |
| 发明（设计）人： | 鲍宇 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/06 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 严罗一 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 耗尽 soi 结构 制作方法 | ||
1.一种全耗尽SOI结构的制作方法，其特征在于，包括以下步骤：
S1：提供一半导体衬底，在所述半导体衬底的顶面设置有一埋氧层；在所述埋氧层的顶面上形成一半导体材料层，并对所述半导体材料层进行图形化；
S2：在图形化后的半导体材料层的顶面和两侧面上形成一沟道材料层；
S3：去除所述图形化后的半导体材料层；
S4：形成一氧化层，使所述氧化层覆盖所述埋氧层的顶面、所述沟道材料层的顶面和两侧面；
S5：减薄所述氧化层，以使减薄后的所述氧化层的顶面与所述沟道材料层的顶面齐平，从而使所述沟道材料层两侧的所述氧化层形成浅沟槽隔离结构；
S6：继续完成剩余的栅极制备工艺、源漏极制备工艺，以进一步形成全耗尽SOI结构；
其中，在所述S2中，所述沟道材料层的厚度≤100nm；
其中，在所述S4和S5中，所述氧化层的材质为氧化硅。
2.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S1中，所述半导体材料层的材质为Si。
3.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S2中，所述沟道材料层的材质选自以下任一种：SiGe，SiC，Si。
4.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S2中，所述沟道材料层通过外延生长形成。
5.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S3中，采用湿法刻蚀去除所述图形化后的半导体材料层。
6.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S4中，采用沉积方法形成所述氧化层。
7.根据权利要求1所述的全耗尽SOI结构的制作方法，其特征在于，在所述S5中，采用化学机械抛光方法减薄所述氧化层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711092666.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
