[发明专利]一种全耗尽SOI结构的制作方法

说明书

本发明提供了一种全耗尽SOI结构的制作方法，主要包括步骤：形成半导体材料层，并对半导体材料层进行图形化；在半导体材料层的顶面和两侧面上形成沟道材料层；去除图形化后的半导体材料层；形成氧化层，使氧化层覆盖埋氧层的顶面、沟道材料层的顶面和两侧面；减薄氧化层，形成浅沟槽隔离结构；继续完成剩余工艺，以形成全耗尽SOI结构。该制作方法改进了FD‑SOI的制备工艺，降低了生产成本，并且使得包含该全耗尽SOI结构的半导体器件能够更好地发挥出性能优势，并显著地节省功耗；因此，所述全耗尽SOI结构的制作方法及依据该制作方法制得的产品均具有广阔的应用前景与良好的市场潜力。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种全耗尽SOI结构的制作方法。

背景技术

在绝缘体上硅(SOI)技术中，在覆盖例如氧化硅的绝缘材料层的薄硅层上形成金属氧化物半导体场效晶体管(MOSFET)。形成在SOI上的装置提供优于其大块对应物的许多优点。举例来说，SOI装置一般具有减少的结电容、小到没有的反向主体效应、软错误免疫性、完全的介电隔离以及小到没有的栓锁效应。因此，SOI技术可实现较高速的性能、较高的组装密度以及减少的功率消耗。

现有技术中，存在两种类型的常规SOI结构：部分耗尽SOI(PD-SOI)结构以及全耗尽SOI(FD-SOI)结构。其中，在32nm/28nm及以下节点的高阶半导体制造工艺中，包含全耗尽SOI结构(FD-SOI)的晶圆(全耗尽晶圆)主要由埋氧层(BOX)和BOX之上的极薄硅层组成，从而为在此层建成的晶体管提供独特性能，FD-SOI以极薄的顶层确保了晶体管的各种关键属性。与传统Bulk CMOS相比，在保持相同性能的前提下，全耗尽晶圆可节省高达40％的功耗。同样，依据不同的设计优化，以全耗尽晶圆为基础的处理器峰值性能最高可提升 60％。

发明内容

针对现有技术中存在的技术缺陷，本发明旨在改进FD-SOI的制备工艺，降低生产成本，并提供一种新的全耗尽SOI结构。

具体地，本发明采用如下技术方案：

一种全耗尽SOI结构的制作方法，其包括以下步骤：

S1：提供一半导体衬底，在所述半导体衬底的顶面设置有一埋氧层；在所述埋氧层的顶面上形成一半导体材料层，并对所述半导体材料层进行图形化；

S2：在图形化后的半导体材料层的顶面和两侧面上形成一沟道材料层；

S3：去除所述图形化后的半导体材料层；

S4：形成一氧化层，使所述氧化层覆盖所述埋氧层的顶面、所述沟道材料层的顶面和两侧面；

S5：减薄所述氧化层，以使减薄后的所述氧化层的顶面与所述沟道材料层的顶面齐平，从而使所述沟道材料层两侧的所述氧化层形成浅沟槽隔离结构 (STI)；

S6：继续完成剩余的栅极制备工艺、源漏极制备工艺，以进一步形成全耗尽SOI结构；此步骤中的这些工艺都是本领域中的常规技术手段，并且不涉及本发明的发明点，因此在本文中不再赘述。

优选地，在上述全耗尽SOI结构的制作方法的所述S1中，所述半导体材料层的材质为Si。

优选地，在上述全耗尽SOI结构的制作方法的所述S2中，所述沟道材料层的材质选自以下任一种：SiGe，SiC，Si。基于NMOS管和PMOS管结构的不同，可选择合适的沟道材料层的材质；其中，值得说明的是，当所述半导体材料层的材质为Si时，所述沟道材料层的材质可为SiGe或SiC；当所述半导体材料层的材质为Si以外的半导体材质时，例如为Ge时，所述沟道材料层的材质可为Si。

优选地，在上述全耗尽SOI结构的制作方法的所述S2中，所述沟道材料层的厚度≤100nm。

优选地，在上述全耗尽SOI结构的制作方法的所述S2中，所述沟道材料层通过外延生长形成。