[发明专利]一种全耗尽SOI结构的制作方法

说明书

本发明提供了一种全耗尽SOI结构的制作方法，主要包括步骤：在埋氧层的顶面上形成半导体材料层，在图形化后的半导体材料层的顶面和两侧面上形成沟道材料层，去除半导体材料层；形成第一高介电材料层、第二高介电材料层、第一金属背栅材料层、第二金属背栅材料层；去除第一高介电材料层和第一金属背栅材料层，依次对沟道材料层、第二高介电材料层进行图形化，以在俯视图中于两端各暴露出一段第二金属背栅材料层，以形成第二复合结构；在第二复合结构的表面覆盖氧化层，然后减薄氧化层，形成浅沟槽隔离结构；继续完成剩余工艺，制得全耗尽SOI结构。该制作方法改进了FD‑SOI的制备工艺，降低了生产成本，因此，具有广阔的应用前景与良好的市场潜力。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种全耗尽SOI结构的制作方法。

背景技术

在绝缘体上硅(SOI)技术中，在覆盖例如氧化硅的绝缘材料层的薄硅层上形成金属氧化物半导体场效晶体管(MOSFET)。形成在SOI上的装置提供优于其大块对应物的许多优点。举例来说，SOI装置一般具有减少的结电容、小到没有的反向主体效应、软错误免疫性、完全的介电隔离以及小到没有的栓锁效应。因此，SOI技术可实现较高速的性能、较高的组装密度以及减少的功率消耗。

现有技术中，存在两种类型的常规SOI结构：部分耗尽SOI(PD-SOI)结构以及全耗尽SOI(FD-SOI)结构。其中，在32nm/28nm及以下节点的高阶半导体制造工艺中，包含全耗尽SOI结构(FD-SOI)的晶圆(全耗尽晶圆)主要由埋氧层(BOX)和BOX之上的极薄硅层组成，从而为在此层建成的晶体管提供独特性能，FD-SOI以极薄的顶层确保了晶体管的各种关键属性。与传统Bulk CMOS相比，在保持相同性能的前提下，全耗尽晶圆可节省高达40％的功耗。同样，依据不同的设计优化，以全耗尽晶圆为基础的处理器峰值性能最高可提升60％。特别是，使用FD-SOI的后向偏置技术可以提供更宽动态范围的性能。

发明内容

针对现有技术中存在的技术问题，本发明旨在改进FD-SOI的制备工艺，降低生产成本，并提供一种新的具有背栅(back-gate)的全耗尽SOI结构。

具体地，本发明采用如下技术方案：

一种全耗尽SOI结构的制作方法，其包括以下步骤：

S1：提供一半导体衬底，在所述半导体衬底的顶面设置有一埋氧层；在所述埋氧层的顶面上形成一半导体材料层，并对所述半导体材料层进行图形化；

S2：在图形化后的半导体材料层的顶面和两侧面上形成一沟道材料层，以形成一第一复合结构；

S3：去除第一复合结构中的半导体材料层，保留第一复合结构中的沟道材料层，使得保留的沟道材料层与所述埋氧层围成一第一空腔；

S4：在所述保留的沟道材料层的顶面和两侧面上以及所述埋氧层的顶面上形成一第一高k介电材料层，并在所述第一空腔的内壁上形成一第二高k介电材料层，所述第二高k介电材料层围成一第二空腔；然后，在所述第一高k介电材料层上形成一第一金属背栅材料层，并填充所述第二空腔以形成一第二金属背栅材料层；

S5：去除所述第一高k介电材料层和所述第一金属背栅材料层，从而暴露出了沟道材料层；

S6：依次对沟道材料层、所述第二高k介电材料层进行图形化，以在俯视图中于图形化后的沟道材料层和图形化后的第二高k介电材料层的两端各暴露出一段第二金属背栅材料层，以形成第二复合结构；

S7：在所述第二复合结构的表面覆盖一氧化层，然后，减薄所述氧化层，以使减薄后的所述氧化层的顶面与所述第二复合结构中的沟道材料层的顶面齐平，以使所述沟道材料层两侧的所述氧化层形成浅沟槽隔离结构(STI)；