[发明专利]时钟门控电路

说明书

本发明公开一种时钟门控电路，用以根据时钟输入信号以及逻辑使能信号，产生时钟使能信号，包括：第一晶体管群组，串联于电源与地之间，用以接收所述逻辑使能信号并产生第一输出；第二晶体管群组，串联于所述电源与地之间，用以接收所述第一输出，并产生第二输出；第三晶体管群组，串联于所述电源与地之间，用以接收所述第二输出以及反相第二输出；以及与门电路，用以接收所述第二输出并产生所述时钟使能信号。本发明所公开的时钟门控电路，能够大量减少功耗，并且不会降低效能或影响电路空间。

技术领域

本发明有关于一种电子电路，特别是有关于一种具有低功耗的时钟门控电路。

背景技术

目前的微芯片使用时钟门控单元，用以节省功率损耗。在微芯片里的中央处理器根据时钟信号而操作。举例而言，所述时钟信号由锁相回路(PLL)所产生。所述时钟信号称为根时钟(root clock)，其用以控制微芯片里的模块。当微芯片里的模块不需使用时，通过连接到根时钟的时钟门控单元(clock gating cell)，切断所述模块的时钟输入，所述时钟门控单元根据使能信号(enable signal)的逻辑位准产生时钟输出。请参考图1A，其为现有的时钟门控单元的示意图。如图所示，时钟门控单元100包括低态有效闩锁电路(active-low latch circuit)120。低态有效闩锁电路120接收时钟输入信号CK以及使能输入信号EN。低态有效闩锁电路120耦接与门(AND gate)130，并且低态有效闩锁电路120的输出端耦接与门130的第一输入端，并且与门130的第二输入端接收时钟信号CK。当使能输入信号EN为逻辑0时，输出时钟ENCK会被截止。当使能输入信号EN为逻辑1时，与门130将产生输出时钟ENCK。

当某些模块需要被操作时，只需产生输出时钟给所述模块，便可动态地节省系统内的功率损耗。在使能输入信号EN为逻辑0时，当时钟输入信号CK为有效状态时，时钟门控单元100本身将会消耗功率。因此，功率损耗可能就值得注意了。

请参考图2，其为图1A所显示的时钟门控单元100的内部结构示意图。需注意的是，在以下的说明中，一些晶体管耦接在一起，其中耦接至电源的晶体管称为第一晶体管，接下来的晶体管称为第二晶体管，依此类推。如图所示，使能输入信号EN先输入至第一晶体管群组中的第一晶体管和第四晶体管。第一晶体管耦接电源，并且第四晶体管耦接至地。时钟输入信号CK输入至反相器，用以产生反相时钟信号CKZ。反相时钟信号CKZ会被输入给其它反相器，用以产生时钟信号CK1。时钟信号CK1的相位与原本的时钟信号CK相同。第一晶体管群组还包括第二晶体管以及第三晶体管。第二晶体管及第三晶体管串联在第一晶体管及第四晶体管之间。第二晶体管的栅极接收时钟信号CK1。第三晶体管的栅极接收反相时钟信号CKZ。第二晶体管的漏极与第三晶体管的漏极耦接反相器以及第二晶体管群组。第二晶体管群组具有四个串联的晶体管。具体而言，第一晶体管群组的输出耦接第二晶体管群组的第二晶体管的漏极与第三晶体管的漏极。在第二晶体管群组中，第二晶体管的栅极接收反相时钟信号CKZ，并且第三晶体管的栅极接收时钟信号CK1。第二晶体管群组中的第一晶体管及第四晶体管的栅极耦接反相器的输出。与非门接收反相器的输出信号，作为第一输入信号，并且时钟信号CK作为与非门的第二输入信号。与非门产生反相使能时钟信号ENCKZ，并被输入至反相器，所述反相器产生使能时钟信号ENCK。

图2里的所有晶体管均接收时钟信号，作为输入。即使在使能信号为逻辑0时，这些晶体管仍会依据时钟信号CK而动作。在时钟门控单元100中，20个晶体管里有部分的晶体管(如50％，10个)将会依据时钟信号CK而动作。

另外，典型的微芯片具有许多时钟门控单元，其连接至根时钟。请参考图1B，其为时钟门控单元100连接至根时钟的示意图。在图1B中，中央处理器170将产生根时钟，根时钟被输入至许多时钟门控单元100。只要启动中央处理器170，即使时钟门控单元并没有被使能，所有接收到根时钟的时钟门控单元里的一半的晶体管仍会被触发。在标准的微芯片中，可能有5000个时钟门控单元耦接至根时钟。

因此，在现有的时钟门控单元里的功率损耗是个重要的问题。

发明内容