[发明专利]用于三维存储器的擦除验证方法以及存储器系统

说明书

一种用于三维存储器的擦除验证方法以及一种存储器系统。三维存储器包括至少一存储单元串，以及至少一存储单元串包括多个存储单元。存储单元包括一第一组存储单元以及一第二组存储单元。各存储单元耦接于一字线。擦除验证方法包括以下步骤。对第一组存储单元上执行一第一擦除验证操作。在对第一组存储单元执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元上执行一第二擦除验证操作。

技术领域

本发明是涉及一种三维存储器，且特别涉及一种用于三维存储器的擦除验证方法以及一种存储器系统。

背景技术

近年来，存储器变得无所不在且广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能手机、平板计算机、数码相机等。为了提高存储器密度，存储器设计使用了三维架构。三维存储器具有较二维存储器多的存储单元。当存储单元的数量增多时，信号线(例如位线和/或字线)的数量也相应的增多。

以三维存储器的基板作为最底层，三维存储器的上层结构的半径可能大于三维存储器的下层结构的半径，因此在擦除验证操作中，施加在三维存储器上层结构的擦除验证电压的电场效果不同于施加在三维存储器下层结构的擦除验证电压的电场效果。再者，残余电荷将导致擦除验证操作的擦除验证错误。

因此，需要一个用于三维存储器的擦除验证方法和一存储器系统。

发明内容

本发明有关于一种用于三维存储器的擦除验证方法以和一存储器系统。通过本发明，多个擦除验证操作分别执行于一存储单元串的不同组存储单元。因残余电荷导致的擦除验证错误的发生机率将会降低。

根据本发明的第一方面，提出一种用于三维存储器的擦除验证方法。三维存储器包括至少一存储单元串，以及至少一存储单元串包括多个存储单元。存储单元包括一第一组存储单元以及一第二组存储单元。各存储单元耦接于一字线。擦除验证方法包括以下步骤。对第一组存储单元执行一第一擦除验证操作。在对第一组存储单元上执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元上执行一第二擦除验证操作。

根据本发明的第二方面，提出一种存储器系统。存储器系统包括一三维存储器及一控制器。三维存储器包括垂直延伸通过该三维存储器的多层的至少一存储单元串。至少一存储单元串包括多个存储单元，以及这些存储单元包括一第一组存储单元及一第二组存储单元，或基于存储单元串上的存储单元个数分成多组存储单元。采用分组擦除验证方法简化操作。各存储单元耦接于一字线。控制器耦接于该三维存储器，用以对第一组存储单元执行一第一擦除验证操作，以及在对第一组存储单元上执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元执行一第二擦除验证操作。

为了对本发明上述及其他方面有更佳的了解，下文特列举实施例，并配合所附附图详细说明如下：

附图说明

图1A绘示包括多个存储单元的存储单元串的示意图。

图1B绘示存储单元串的被编程存储单元具有捕获电荷的示意图。

图1C绘示具有残余电荷的存储单元串的示意图。

图2绘示依照本发明一实施例的一存储器系统的方块图。

图3绘示依照本发明一实施例的用于三维存储器的擦除验证方法的流程图。

图4A至7D绘示依照本发明实施例的擦除验证操作，其包括施加在第一组存储单元的第一擦除验证操作以及施加在第二组存储单元的第二擦除验证操作。

【符号说明】

102(1)、102(2)、102(3)、102(4)、102(5)、102(6)：存储单元

110：电荷

112：残余电荷