[发明专利]一种测试模式复用器以及存储芯片

说明书

技术领域

本发明涉及半导体技术领域，涉及一种测试模式复用器，还涉及一种存储芯片。

背景技术

多路复用器能从多个模拟或数字输入信号中选择某个信号并将其转发，将不同的被选信号输出到同一个输出线路中。采用多路复用器，可使多路数据信息共享一路信道。在现有的DDR存储器，尤其是DDR3/DDR4中，对输入的信号如电压或者时间信号并没有测试机制，导致在对DDR3/DDR4输入信号时，存储芯片的内部电路损坏。

因此，如何对DDR存储器进行测试是本领域技术人员急需要解决的技术问题。

发明内容

本发明提供一种测试模式复用器，以及一种存储芯片，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本发明的一个方面，提供一种测试模式复用器，用于存储芯片，包括：

测试模式开关，所述测试模式开关具有测试信号输入端、测试信号控制端和测试信号输出端，所述测试信号输入端用于接收测试信号，所述测试信号输出端连接存储芯片的内部电路，所述测试信号控制端用于接收控制所述测试模式开关通断的第一控制信号；及

正常工作开关，所述正常工作开关具有正常工作输入端、正常工作控制端和正常工作输出端，所述正常工作输入端用于接收正常运行信号，所述正常工作输出端连接所述存储芯片的所述内部电路，所述正常工作控制端用于接收控制所述正常工作开关通断的第二控制信号。

优选的，在上述测试模式复用器中，所述测试模式开关包括第一PMOS管和第一NMOS管，所述第一PMOS管的其中一栅极或所述第一NMOS管的栅极用于接收控制所述测试模式开关通断的所述第一控制信号，所述第一PMOS管和所述第一NMOS管的其中一源极用于接收测试信号，所述第一PMOS管和所述第一NMOS管的其中一与所述内部电路连接。

优选的，在上述测试模式复用器中，所述正常运行开关包括第二PMOS管和第二NMOS管，所述第二PMOS管的栅极和所述第二NMOS管的其中一栅极用于接收控制所述正常工作开关通断的第二控制信号，所述第二PMOS管和所述第一NMOS管的其中一用于接收所述正常运行信号，所述第二PMOS管和所述第二NMOS管的其中一漏极与所述内部电路连接。

优选的，在上述测试模式复用器中，还包括：

控制器，所述控制器的第一输出端连接至所述测试模式开关中的所述测试信号控制端，所述控制器的第二输出端连接至所述正常工作控制端，所述控制器的第一输入端用于接收切换命令，所述控制器用于根据所述切换命令发送所述第一控制信号至所述测试信号控制端以及发送所述第二控制信号至所述正常工作控制端，所述第一控制信号和所述第二控制信号的两者信号为相反。

优选的，在上述测试模式复用器中，所述控制器的第二输入端连接至所述内部电路，所述控制器的第二输入端用于接收所述内部电路反馈的测试结束命令和正常运行结束命令的其中之一，根据所述测试结束命令发送所述第二控制信号至所述正常工作控制端，或接收所述内部电路反馈的正常运行结束命令，根据所述正常运行结束命令发送所述第一控制信号至所述测试信号控制端。

优选的，在上述测试模式复用器中，所述内部电路中包括MOS管，所述MOS管的栅极连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端。

优选的，在上述测试模式复用器中，所述内部电路中包括电源，连接至所述测试模式开关的所述测试信号输出端和所述正常工作开关的所述正常工作输出端连接。

另一方面，本发明还提供了一种存储芯片，包括如上述任一项所述的测试复用器。

本发明采用上述技术方案，具有如下优点：通过测试模式开关和正常工作开关之间的路径切换，控制测试模式开关打开时，输入测试信号至内部电路进行测试，测试完成后，控制正常工作开关打开时，输入正常工作信号至内部电路进行运行，保证了在正常工作时，对内部电路的保护，避免输入的信号对内部电路造成损坏，同时，正常运行的路径并不受测试路径的影响。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。