[发明专利]一种半导体封装用银合金线及其制造方法

说明书

本发明提供一种半导体封装用银合金线及其制造方法，银合金线包括：含0‑1％钯的银合金线主体；以及在银合金线主体上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜。稳定剂优选采用高分子聚乙烯吡咯烷酮，复合膜的厚度在11‑18纳米之间。纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2，纳米钯钌银合金中钯、钌、银可以采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2‑15nm之间。本发明提供了一种低电阻率、低硬度、高可靠性的银合金线，能够在高端封装领域取代金线，并降低封装成本。

技术领域

本发明涉及键合丝技术领域，具体涉及一种半导体封装用，低阻抗、高可靠性的银合金线及其制造方法。

背景技术

键合丝(bonding wire)是连接芯片与外部封装基板(substrate)和/或多层线路板(PCB)的主要连接方式。键合丝发展趋势从应用方向上主要是线径细微化、高车间寿命(floor life)以及高线轴长度的产品，从化学成分上，主要有铜线(包括裸铜线、镀钯铜线、闪金镀钯铜线)在半导体领域大幅度取代金线，而银线和银合金线在LED以及部分IC封装应用上取代金线。与金线相比，银合金线主要的优势是产品成本低、电阻率小、线材软度与金线类同，打线时对IC损伤小。

由于键合丝在连接芯片和基板后所起到的主要作用是电连接和热传导。在电连接方面分别为功率线(power line)和信号线(signal line)。这两种作用都希望线材有低的电阻率，但由于纯银线存在以下主要的问题：1.线材机械强度不够，不能满足键合丝的需要；2.容易被卤素腐蚀，高温高湿可靠性差；3.表面容易硫化,出现变黑现象，影响出光率。目前，行业内的主要解决方法是采用含钯和金的银合金线，钯的含量在3％以上才能获得好的可靠性，有些还加入数量在3000ppm到9％不等的金来进一步优化可靠性、可拉丝性能。然而，虽然纯银线的电阻率是最小的，但当加入钯之后，其电阻率显著增加，且线材的FAB(Free air ball，自由空气球)硬度增加，从而限制了其在某些(例如记忆体)高端封装形式的应用。

当线材的硬度低时，其FAB的硬度也相应的低，所以在球焊时对铝焊盘造成的铝挤效应弱，对于细间距的焊盘，不容易产生由于过度铝挤而导致的短路，符合电路小型化的发展趋势，另外在高端的存储器封装领域，芯片的铝焊盘上的铝厚较薄，软线不容易打坏焊盘下的脆弱介电层。

因此，需要一种低电阻率、低硬度、高可靠性的银合金线，能够在高端封装领域取代金线，降低封装成本，并提高可靠性。

发明内容

本发明的特征和优点在下文的描述中部分地陈述，或者可从该描述显而易见，或者可通过实践本发明而学习。

为克服现有技术的问题，本发明提供一种半导体封装用银合金线及其制造方法，实现低电阻率、低硬度、高可靠性，能够在高端封装领域取代金线，降低封装成本，并提高可靠性。

本发明解决上述技术问题所采用的技术方案如下：

根据本发明的一个方面，提供一种半导体封装用银合金线，包括：含0-1％钯的银合金线主体；以及，在银合金线主体上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜。

稳定剂可以采用聚乙烯醇(Polyvinyl alcohol)；聚乙烯亚胺(Polyethylenimine)；聚丙烯酸(Poly(acrylic acid)；高分子聚乙烯吡咯烷酮(polyvinylpyrrolidone)，其中优先采用高分子聚乙烯吡咯烷酮。

优选地，复合膜的厚度在11-18纳米之间。

根据本发明的一个实施例，纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2。