[发明专利]阵列基板及其制作方法、显示面板

说明书

技术领域

本发明涉及一种显示面板技术，特别是一种阵列基板及其制作方法、显示面板。

背景技术

IGZO(In-Ga-Zn-O，铟镓锌氧化物)具有较高迁移率并且可大面积生产等优势，已成为下一代显示技术的有力竞争者，并且多用于“平面内转换”(IPS)技术。在IPS技术中，TFT(thin film transistor，薄膜晶体管)结构中的钝化层除了桥接漏电极与像素电极，还是存储电容板间的介电保护层，但由于漏电流的存在，这会影响存储电容容量以及画素稳定性的，而为了解决这一问题，目前常采用减小存储电容器所占用的面积，但是这一方法会使得开口率降低。

发明内容

为克服现有技术的不足，本发明提供一种阵列基板及其制作方法、显示面板，从而在减少存储电容器所占用的面积的前提下，提高开口率以及存储电容大小。

本发明提供了一种阵列基板，包括玻璃基板、缓冲层、半导体层、栅极绝缘层、栅极、层间绝缘层、源极、漏极、平坦层、公共电极、钝化层、像素电极；其中，

缓冲层形成于基板上；半导体层形成于缓冲层上；所述半导体层包括有源区域和设于有源区域两侧的源极区域、漏极区域，所述栅极绝缘层和栅极依次形成于有源区域上；所述层间绝缘层形成于未被半导体层遮挡的缓冲层、源极区域以及漏极区域上；所述层间绝缘层上对应源极区域、漏极区域处形成有第一过孔；所述源极和漏极分别经第一过孔与源极区域、漏极区域接触；所述平坦层形成于源极、漏极以及未被源极、漏极遮挡的层间绝缘层上；所述公共电极形成于平坦层上，钝化层形成于公共电极以及未被公共电极遮挡的平坦层上，所述钝化层以及平坦层上对应漏极上形成有第二过孔、第三过孔；所述像素电极形成于钝化层上并经第二过孔、第三过孔与漏极接触。

进一步地，所述半导体层由铟镓锌氧化物制成。

进一步地，所述钝化层由氧化钇制成。

本发明还提供了一种显示面板，包括所述的氧化物阵列基板。

本发明还提供了一种阵列基板的制作方法，包括如下步骤：

提供一基板；

在基板上形成缓冲层；

在缓冲层上形成半导体层；

在半导体层的有源区域上依次形成栅极绝缘层以及栅极；

在未被半导体层遮挡的缓冲层上、半导体层的源极区域、漏极区域以及栅极上形成层间绝缘层；

在层间绝缘层上对应源极区域、漏极区域上分别形成第一过孔；

在层间绝缘层上分别形成源极、漏极，所述源极、漏极分别经第一过孔与源极区域和漏极区域接触；

在未被源极和漏极遮挡的层间绝缘层上、源极以及漏极上形成有平坦层；

在平坦层上形成公共电极；

在公共电极上以及未被公共电极遮挡的平坦层上形成钝化层；

在钝化层以及平坦层上对应漏极处分别形成第二过孔、第三过孔；

在钝化层上形成像素电极，所述像素电极经第二过孔、第三过孔与漏极接触。

进一步地，所述在缓冲层上形成半导体层具体为在缓冲层上沉积非晶铟镓锌氧化物薄膜并对非晶铟镓锌氧化物薄膜进行图案化得到半导体层。

进一步地，所述钝化层的材料选自氧化钇。

进一步地，所述层间绝缘层的材料选自氧化硅、氮化硅中的至少一种。

进一步地，所述层间绝缘层的材料选自氧化硅时，在栅极绝缘层上形成栅极后还对半导体层的源极区域和漏极区域进行等离子处理。

进一步地，所述等离子处理采用H₂等离子体或Ar等离子体。

本发明与现有技术相比，采用能够降低寄生电容的顶栅自对准结构，使源漏极与栅极之间重叠部分变小，从而在减少存储电容器所占用的面积的前提下，提高开口率以及存储电容大小；且减小了薄膜晶体管器件的寄生电容进而降低RC(Resistance-Capacitance。电阻电容)时延，提高薄膜晶体管器件的响应速度。

附图说明

图1是本发明的结构示意图；

图2是本发明在缓冲层上制作半导体层的示意图；

图3是本发明制作栅极绝缘层以及栅极的示意图；

图4是本发明制作层间绝缘层的示意图；

图5是本发明制作源极、漏极的示意图；

图6是本发明制作平坦层以及公共电极的示意图；

图7是本发明制作钝化层的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。