[发明专利]一种存储器件中形成控制栅的工艺流程方法有效
申请号: | 201711123938.2 | 申请日: | 2017-11-14 |
公开(公告)号: | CN107946308B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 徐灵芝;张志刚;王凯 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/11563 | 分类号: | H01L27/11563 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 存储 器件 形成 控制 工艺流程 方法 | ||
1.一种存储器件中形成控制栅的工艺流程方法,其特征在于,提供一晶圆,所述晶圆包括形成半导体器件的衬底,所述衬底划分为第一器件区域和第二器件区域,所述第一器件区域和所述第二器件区域的表面为一多晶硅层包括以下步骤:
步骤S1、于所述多晶硅层表面涂覆一硬掩膜层;
步骤S2、去除所述第一器件区域表面的所述硬掩膜层,暴露所述多晶硅层;
步骤S3、于所述多晶硅层和所述硬掩膜层表面形成一第一掩膜层,图案化所述第一掩膜层,于所述第一器件区域预定位置形成工艺窗口;
步骤S4、通过所述第一掩膜层对所述第一器件区域进行刻蚀,停留于所述衬底表面,形成第一器件区域控制栅极;
步骤S5、去除所述第一掩膜层,于所述硬掩膜层及所述第一器件区域表面形成一第二掩膜层,图案化所述第二掩膜层,于所述第二器件区域预定位置形成工艺窗口;
步骤S6、通过所述第二掩膜层对所述第二器件区域进行刻蚀,停留于所述衬底表面,形成所述第二器件区域的栅极;随后,去除所述第二掩膜层。
2.根据权利要求1中的方法,其特征在于,所述存储器件为P型沟道闪存存储器。
3.根据权利要求1中的方法,其特征在于,所述第一器件区域为存储区。
4.根据权利要求1中的方法,其特征在于,所述第二器件区域为逻辑区域。
5.根据权利要求1中的方法,其特征在于,所述步骤S2中去除所述硬掩膜层的方法包括以下步骤:
步骤S21、于所述硬掩膜层表面形成一第三掩膜层;
步骤S22、图案化所述第三掩膜层,于所述第一器件区域形成工艺窗口;
步骤S23、通过所述第三掩膜层对所述第一器件区域进行刻蚀,贯通所述硬掩膜层,暴露所述多晶硅层;
步骤S24、去除所述第三掩膜层。
6.根据权利要求5中所述的方法,其特征在于,所述步骤S22中,图案化所述第三掩膜层时使用的光罩为所述第一器件区域离子注入时使用的光罩。
7.根据权利要求1中的方法,其特征在于,形成所述第二掩膜层的方法为依次覆盖无定型碳、无氮介质抗反射涂层和光刻胶。
8.根据权利要求1中的方法,其特征在于,所述步骤S4中所述刻蚀方法为反应离子刻蚀。
9.根据权利要求1中的方法,其特征在于,所述步骤S6中所述刻蚀方法为反应离子刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711123938.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的