[发明专利]一种存储器件中形成控制栅的工艺流程方法

说明书

本发明提供了一种存储器件中形成控制栅的工艺流程方法，应用于半导体的刻蚀工艺中，通过在存储区域形成控制栅极和在逻辑区域刻蚀多晶硅的工艺流程顺序设置，借用已有的工艺条件，进行各项优化并结合后续的制程条件，消除由于无定型碳膜APF的填充不良带来的剥离问题。

技术领域

本发明涉及半导体制造领域，尤其涉及一种存储器件中形成控制栅的工艺流程方法。

背景技术

P型沟道闪存存储器制程中一般先进行逻辑区域内多晶硅的刻蚀，再进行存储区域内控制栅极的刻蚀。由于存储区域的尺寸较小，且光刻工艺需要在控制栅极区域采用无定型碳膜(Advanced Patterning Film，APF)和无氮介质抗反射层(N Free DielectricAnti Reflective Coating，NFDARC)作为硬掩膜。因此在控制栅极区域，作为硬掩膜的APF需要在已形成图形的逻辑区域(Periphery)中生长。此过程中由于有图形的存在，将给APF工艺带来一定的难度。根据了解，业界内APF的薄膜不具备填充工艺，因此会给后续的制程带来较大的困难与问题。目前的工艺制程如图1所示，结构S11阱APF淀积形成S12,；接着，淀积NFDARC和氧化硅形成结构S13；接着，涂覆光刻胶(PR)，进行控制栅极的光刻形成结构S14；接着，经过S15，使用硫酸双氧水混合液(SPM)进行刻蚀，得到最终结构S16。在此过程中，APF填充不好会导致如图2所示的APF剥离问题。

此外业内为了消除控制栅极形成光刻工艺重新作业时出现的APF剥离问题，采用增加APF的厚度来消除APF在逻辑区图形上的形成的空洞问题。虽然可以消除APF的剥离问题，但是APF厚度增加的同时也会对制程本身以及后续制程带来一系列的问题。

发明内容

根据现有的上述问题，本发明提供一种存储器件中形成控制栅的工艺流程方法，应用于P型沟道闪存存储器的制造工艺中，其中，提供一晶圆，所述晶圆包括形成半导体器件的衬底，所述衬底划分为第一器件区域和第二器件区域，所述第一器件区域和所述第二器件区域的表面为一多晶硅层；

包括以下步骤：

步骤S1、于所述多晶硅层表面涂覆一硬掩膜层；

步骤S2、去除所述第一器件区域表面的所述硬掩膜层，暴露所述多晶硅层；

步骤S3、于所述多晶硅层和所述硬掩膜层表面形成一第一掩膜层，图案化所述第一掩膜层，于所述第一器件区域预定位置形成工艺窗口；

步骤S4、通过所述第一掩膜层对所述第一器件区域进行刻蚀，停留于所述衬底表面，形成第一器件区域控制栅极；

步骤S5、去除所述第一掩膜层，于所述硬掩膜层及所述第一区域表面形成一第二掩膜层，图案化所述第二掩膜层，于所述第二器件区域预定位置形成工艺窗口；

步骤S6、通过所述第二掩膜层对所述第二器件区域进行刻蚀，停留于所述衬底表面，形成所述第二器件区域栅极；随后，去除所述第二掩膜层。

其中，所述存储器件为P型沟道闪存存储器。

其中，所述第一区域为存储区。

其中，所述第二区域为逻辑区域。

其中，所述步骤S2中去除所述硬掩膜层的方法包括以下步骤：

步骤S21、于所述硬掩膜层表面形成一第三掩膜层；

步骤S22、图案化所述第三掩膜层，于所述第一器件区域形成工艺窗口；

步骤S23、通过所述第三掩膜层对所述第一器件区域进行刻蚀，贯通所述硬掩膜层，暴露所述多晶硅层；

步骤S24、去除所述第三掩膜层。