[发明专利]用于高速双极工艺的深槽与PN结混合隔离结构的制造方法

说明书

本发明提供一种用于双极工艺的深槽与PN结混合隔离结构的制造方法，包括：在基底硅片上设置掩膜；在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；注入与体硅掺杂类型相反的杂质形成槽底隔离PN结；剥离所述掩膜，并在体硅表面以及深槽内部制备ONO复合薄膜；淀积多晶硅将所述深槽填满；去除所述深槽外ONO薄膜顶层的氧化硅，利用剩余的氮化硅‑氧化硅结构形成有源区；本发明中深槽内壁的ONO结构巧妙的平衡了槽内应力，同时氮化硅/氧化层结构在后续工艺中充当了有源区氧化的掩蔽层，避免了在有源区制作时额外的掩蔽层制作工艺步骤，有效减小了工艺的制作成本，并提升了隔离效果。

技术领域

本发明涉及半导体模拟集成电路制造领域，尤其涉及一种用于高速双极工艺的深槽与PN结混合隔离结构的制造方法。

背景技术

在半导体内，多数载流子和少数载流子两种极性的载流子(空穴和电子)都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路，双极型集成电路速度快，广泛地应用于模拟集成电路和数字集成电路。双极型集成电路中各元件之间需要进行电隔离。

其中，深槽隔离工艺具有显著的优点：1、减少了器件面积，提高了集成度；2、减小了集电极电容；3、增大了双极晶体管集电极之间的击穿电压。因此在集成电路制造领域，深槽隔离得到越来越多的应用。

目前，通常深槽隔离结构中采用多晶硅进行填充，由于半导体工艺中的诸多高温热过程，硅片应力在工艺过程中将发生较大变化从而降低器件性能，并对后续工艺流程造成影响。

另一方面，在高速、高精度模拟集成电路应用领域，器件之间需要低的漏电流。现有技术通常采用全介质深槽隔离实现高隔离效果，然而全介质隔离会存在两个方面的主要问题，一是全介质隔离工艺成本高昂；二是全介质隔离工艺成品率相较于常规硅工艺较低。而PN结隔离作为最常用的隔离方法存在隔离漏电流偏大的缺点不能完全满足设计要求，因此，亟需一种新的技术手段，能够解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种用于高速双极工艺的深槽与PN结混合隔离结构的制造方法，以解决上述技术问题。

本发明提供的用于高速双极工艺的深槽与PN结混合隔离结构的制造方法，包括：

在基底硅片上设置掩膜；

在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；

注入与体硅掺杂类型相反的杂质形成槽底隔离PN结；

剥离所述掩膜，并在体硅表面以及深槽内部制备ONO复合薄膜；

淀积多晶硅将所述深槽填满；

去除所述深槽外ONO薄膜顶层的氧化硅，利用剩余的氮化硅-氧化硅结构形成有源区。

进一步，其特征在于，所述通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽包括：

通过蚀刻窗口对其下层的基底硅片进行蚀刻，形成截面为倒梯形结构的浅槽；

沿所述浅槽的底面垂直向下继续蚀刻，形成深槽。

进一步，淀积多晶硅将所述深槽填满后，对深槽顶部的多晶硅进行回刻，去除深槽外部多余的多晶硅。

进一步，所述掩膜为氧化硅掩膜层，通过光刻工艺，利用光刻胶在所述氧化硅掩膜层上形成光刻胶窗口，并通过所述光刻胶窗口对氧化硅掩膜层进行蚀刻，获取所述蚀刻窗口。

进一步，所述ONO复合薄膜包括底层氧化层、中层氮化硅层和顶层氧化硅层，所述底层氧化硅层的厚度为800埃～1200埃，中层氮化硅层的厚度为200埃～400埃，顶层氧化硅层的厚度为800埃～1200埃。