[发明专利]堆叠状的肖特基二极管有效
申请号: | 201711124875.2 | 申请日: | 2017-11-14 |
公开(公告)号: | CN108074987B | 公开(公告)日: | 2021-01-12 |
发明(设计)人: | V·杜德克 | 申请(专利权)人: | 3-5电力电子有限责任公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/47 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 郭毅 |
地址: | 德国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 肖特基 二极管 | ||
1.一种堆叠状的肖特基二极管(10),其具有:
具有上侧(32)和下侧(34)的堆叠(30),其中,所述堆叠(30)包括至少三个半导体层(20,22,24),
与所述堆叠(30)的下侧(34)材料锁合地连接的第一连接接通层(40),以及
与所述堆叠(30)的上侧连接的第二连接接通层(50),其中,所述第二连接接通层(50)包括金属或金属化合物或者由金属或金属化合物构成,并且形成肖特基接通部,
其中,所述第二连接接通层(50)布置在所述上侧(32)的部分区域中并且所述第二连接接通层(50)被棱边限界,
在所述堆叠的下侧处布置有构造为n+层的第一半导体层(20),并且所述第一半导体层(20)具有至少1019N/cm3的掺杂剂浓度以及50微米至400微米之间的层厚度,并且所述第一半导体层(20)包括GaAs化合物或由GaAs化合物构成;
在所述第一半导体层(20)上布置有构造为n-层的第二半导体层(22),并且所述第二半导体层(22)具有1012至1016N/cm3之间的掺杂剂浓度以及10微米至300微米之间的层厚度,并且所述第二半导体层(22)包括GaAs化合物或由GaAs化合物构成;
其特征在于,
在所述第二半导体层(22)上布置有构造为p-层的第三半导体层(24),并且所述第三半导体层(24)具有1012至1016N/cm3之间的掺杂剂浓度以及10纳米至10微米之间的层厚度,并且所述第三半导体层(24)包括GaAs化合物或由GaAs化合物构成;
所述堆叠(30)单片地构造或者所述堆叠(30)在第二半导体层(22)与第三半导体层(24)之间具有半导体接合,
所述堆叠(30)具有多个分别互相间隔开的p+区域(60,62;60.1-60.7),并且所述p+区域(60,62;60.1-60.7)构造为与所述堆叠(30)的上侧(32)平行延伸的肋;
所述p+区域(60,62;60.1-60.7)具有5*1018至5*1020N/cm3的掺杂剂浓度,并且
所述p+区域(60,62;60.1-60.7)从所述堆叠(30)的上侧(32)延伸到所述第二半导体层(22)中;
所述第二连接接通层(50)的两个平行于p+区域延伸的棱边在p+区域(60,62;60.1-60.7)内延伸。
2.根据权利要求1所述的肖特基二极管(10),其特征在于,所述三个半导体层(20,22,24)互相材料锁合地连接。
3.根据权利要求1或权利要求2所述的肖特基二极管(10),其特征在于,在所述第三半导体层(24)上布置有构造为n-层的第四半导体层(26),并且所述第四半导体层(26)具有1012至1016N/cm3之间的掺杂剂浓度以及0.005微米至10微米之间的层厚度,并且所述第四半导体层(26)包括GaAs化合物或由GaAs化合物构成,并且所述第四半导体层(26)构造在所述堆叠(30)的上侧(32)处,并且所述p+区域(60,62;60.1-60.7)延伸穿过所述第四半导体层(26)。
4.根据权利要求1或权利要求2所述的肖特基二极管(10),其特征在于,所述p+区域(60,62;60.1-60.7)借助于掩膜和离子注入产生。
5.根据权利要求1或权利要求2所述的肖特基二极管(10),其特征在于,p+区域(60,62;60.1-60.7)彼此具有3微米至30微米之间的范围内的间距。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于3-5电力电子有限责任公司,未经3-5电力电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711124875.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电荷补偿肖特基半导体装置
- 下一篇:半导体器件
- 同类专利
- 专利分类