[发明专利]堆叠状的肖特基二极管

说明书

堆叠状的肖特基二极管，具有带上侧和下侧的堆叠(堆叠包括至少三个半导体层)、与堆叠的下侧材料锁合地连接的第一连接接通层、与堆叠的上侧连接的第二连接接通层，第二连接接通层构造为肖特基接通部并且布置在上侧的部分区域中并且由棱边限界，在堆叠的下侧处布置有构造为n⁺层的第一半导体层，第一半导体层包括GaAs化合物，在第一半导体层上布置有构造为n^‑层的第二半导体层，第二半导体层包括GaAs化合物，在第二半导体层上布置有构造为p^‑层的第三半导体层，第三半导体层包括GaAs化合物，堆叠具有多个分别互相间隔开的p⁺区域，p⁺区域构造为与堆叠的上侧平行延伸的肋，p⁺区域从堆叠的上侧延伸到第二半导体层中。

技术领域

本发明涉及一种堆叠状的肖特基二极管。

背景技术

由Jesef Lutz等人的《Semiconductor Power Devices》，Springer 2011版，ISBN9783-642-11124-2，第238页已知一种由碳化硅构成的高截止肖特基二极管。

由German Ashkinazi的《GaAs Power Devices》，ISBN 965-7094-19-4，第三章，第22-26页已知一种肖特基二极管，所述肖特基二极管具有包括GaAs的具有n⁺衬底的外延的层结构和用于构造肖特基接通部的包括镍的层。

在这些背景下，本发明的任务在于，说明一种扩展现有技术的设备。

所述任务通过具有本发明技术方案特征的堆叠状的肖特基二极管来解决。本发明的有利构型是后续说明的主题。

发明内容

根据本发明的主题，提供一种堆叠状的肖特基二极管，所述肖特基二极管具有堆叠(Stapel)，所述堆叠具有上侧和下侧堆叠。

堆叠包括至少三个半导体层以及与堆叠的下侧材料锁合地(stoffschlüssig)连接的第一连接接通层以及与堆叠的上侧连接的第二连接接通层。

第二连接接通层包括金属或金属化合物，或者由金属或金属化合物构成，其中，所述第二连接接通层形成肖特基接通部，其中，所述第二连接接通层布置在上侧的部分区域中并且所述第二连接接通层由棱边限界。

在堆叠的下侧处布置有构造为n⁺层的第一半导体层，其中，所述第一半导体层具有至少10¹⁹N/cm³的掺杂剂浓度(Dotierstoffkonzentration)和在50微米至400微米之间的层厚度。

所述第一半导体层包括GaAs化合物或由GaAs化合物构成。

在第一半导体层上布置有构造为n^-层的第二半导体层。

所述第二半导体层具有10¹²至10¹⁶N/cm³之间的掺杂剂浓度以及10微米至300微米之间的层厚度并且包括GaAs化合物或由GaAs化合物构成。

在第二半导体层上布置有构造为p^-层的第三半导体层。

所述第三半导体层具有10¹²至10¹⁶N/cm³之间的掺杂剂浓度以及10纳米至10微米之间的层厚度并且包括GaAs化合物或由GaAs化合物构成。

堆叠具有多个分别互相间隔开的p⁺区域。