[发明专利]FPGA芯片中DSP模块的功能测试方法及装置

权利要求书

1.一种FPGA芯片中DSP模块的功能测试方法，其特征在于，所述功能测试方法包括以下步骤：

对FPGA芯片内部的每一DSP模块进行相同功能配置，并通过所述FPGA芯片内部的MEM模块读取输入激励到每一所述DSP模块中；

将每一所述DSP模块的输出结果分别与所述MEM模块存储的期望输出结果进行异或比较，得到每一所述DSP模块的多组多位异或结果；

对每一所述DSP模块的多组多位异或结果依次进行反馈式或运算，以依次将前一组或运算结果反馈回来跟后一组进行或运算，使得所述多组多位异或结果最终减至成一位输出，以获得每一所述DSP模块的测试结果；

所述对FPGA芯片内部的每一DSP模块进行相同功能配置，并通过所述FPGA芯片内部的MEM模块读取输入激励到每一所述DSP模块中的步骤具体包括：

对每一所述DSP模块进行相同功能配置，并利用所述FPGA芯片中的内部布线资源，将所述FPGA芯片中所有DSP模块对应的输入与MEM模块的输出连接在一起；

所述FPGA芯片启动到唤醒状态后，通过所述MEM模块读取输入激励到每一所述DSP模块中。

2.如权利要求1所述的功能测试方法，其特征在于，所述DSP模块的功能包括I/O特性功能、Preadder特性功能、Mult特性功能及Postadder特性功能。

3.如权利要求1所述的功能测试方法，其特征在于，所述功能测试方法还包括以下步骤：

将所有所述DSP模块的测试结果进行或运算，以获得所述FPGA芯片的DSP功能测试结果。

4.如权利要求1所述的功能测试方法，其特征在于，所述功能测试方法还包括以下步骤：

通过移位寄存器链依次扫描每一所述DSP模块的测试结果，以扫描出功能异常的所述DSP模块。

5.如权利要求4所述的功能测试方法，其特征在于，所述移位寄存器链包括若干与每一所述DSP模块一一对应的移位寄存器。

6.一种FPGA芯片中DSP模块的功能测试装置，其特征在于，所述功能测试装置包括：

输入激励单元，用于对FPGA芯片内部的每一DSP模块进行相同功能配置，并通过所述FPGA芯片内部的MEM模块读取输入激励到每一所述DSP模块中，具体为对每一所述DSP模块进行相同功能配置，并利用所述FPGA芯片中的内部布线资源，将所述FPGA芯片中所有DSP模块对应的输入与MEM模块的输出连接在一起，并在所述FPGA芯片启动到唤醒状态后，通过所述MEM模块读取输入激励到每一所述DSP模块中；

异或比较单元，用于将每一所述DSP模块的输出结果分别与所述MEM模块存储的期望输出结果进行异或比较，得到每一所述DSP模块的多组多位异或结果；

一级处理单元，用于对每一所述DSP模块的多组多位异或结果依次进行反馈式或运算，以依次将前一组或运算结果反馈回来跟后一组进行或运算，使得所述多组多位异或结果最终减至成一位输出，以获得每一所述DSP模块的测试结果。

7.如权利要求6所述的功能测试装置，其特征在于，所述DSP模块的功能包括I/O特性功能、Preadder特性功能、Mult特性功能及Postadder特性功能。

8.如权利要求6所述的功能测试装置，其特征在于，所述功能测试装置还包括二级处理单元，用于将所有所述DSP模块的测试结果进行或运算，以获得所述FPGA芯片的功能测试结果。

9.如权利要求6所述的功能测试装置，其特征在于，所述功能测试装置还包括异常定位单元，用于通过移位寄存器链依次扫描每一所述DSP模块的测试结果，以扫描出功能异常的所述DSP模块；所述移位寄存器链包括若干与每一所述DSP模块一一对应的移位寄存器。