[发明专利]带隙基准电压产生装置

说明书

本发明公开了一种带隙基准电压产生装置，属于集成电路领域。该带隙基准电压产生装置包括主体电路、第一补偿电路和第二补偿电路。其中，主体电路用于产生带隙基准电压。在非辐射条件下，第一补偿电路的第一电流补偿端的电压等于第一电压，第二补偿电路的第二电流补偿端的电压等于第二电压。在辐射条件下，第一补偿电路用于为主体电路中运算放大器的反相输入端提供第一补偿电流，使得反相输入端的电压与辐照前保持一致；第二补偿电路用于为运算放大器的同相输入端提供第二补偿电流，使得同相输入端的电压与辐照前保持一致。本发明提供的带隙基准电压产生装置有效地提高了带隙基准的抗辐射性能。

技术领域

本发明涉及集成电路领域，尤其涉及一种带隙基准电压产生装置。

背景技术

与电源电压和温度无关的电压参考电路被广泛应用于各种模拟电路中，如电压调节器，A/D、D/A转换器等。对于一些特殊的应用，例如在辐射环境中工作的航空航天装备及高能物理实验电路，电压参考电路也是其中一个非常重要的模块。这时对参考电路的要求就不仅仅是输出稳定电压的能力，其输出特性不随辐射剂量变化，即抗辐射加固能力对装备的可靠性也起着至关重要的作用。

以前，空间应用的抗辐射加固专用集成电路(ASIC)通常在绝缘体硅(SOI)或蓝宝石硅(SOS)工艺上加工完成，SOI工艺通过埋氧化层把衬底和器件隔离来降低器件辐射的敏感性，大大提高了电路抗单粒子翻转(SEU)和单粒子锁定(SEL)的特性。但是，在金属氧化物半导体(MOS)工艺中，TID效应主要是由于γ射线和X射线激发的电子－空穴对的空穴被SiO2俘获引起的器件阈值电压漂移，从而造成电路性能下降，因此，SOI工艺对电离总剂量辐射效应仍然比较敏感，需要特殊的工艺步骤来实现一定的抗总剂量辐射加固水平。

近年来，互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)工艺得到了快速发展，已经进入到了纳米时代，栅氧化层的厚度也越来越薄，基于标准CMOS纳米工艺并结合一些特殊设计技术(如环栅晶体管，双保护环结构等)实现的ASIC电路表现出了较好的抗总剂量和单粒子锁定特性。但是，总剂量辐射仍会影响常规带隙基准电路中三极管的导通特性，使得带隙基准电路输出的基准电压发生变化。

发明内容

本申请实施例通过提供一种带隙基准电压产生装置，解决了现有技术中由于受到总剂量辐射效应的影响，带隙基准电路输出的基准电压发生变化的技术问题，有效地提高了带隙基准的抗辐射性能。

本申请通过本申请的一实施例提供了如下技术方案：

本申请提供了一种带隙基准电压产生装置，包括：主体电路、第一补偿电路和第二补偿电路。其中，主体电路，包括运算放大器、第一晶体管和第二晶体管，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极耦合，所述主体电路用于产生带隙基准电压。所述第一补偿电路的第一电流补偿端与所述反相输入端耦合。在非辐射条件下，所述第一电流补偿端的电压等于第一电压。在辐射条件下，所述第一补偿电路用于为所述反相输入端提供第一补偿电流，所述第一补偿电流等于所述第一晶体管在该辐射下的漏电流增加量。所述第二补偿电路的第二电流补偿端与所述同相输入端耦合，在非辐射条件下，所述第二电流补偿端的电压等于第二电压，在辐射条件下，所述第二补偿电路用于为所述同相输入端提供第二补偿电流，所述第二补偿电流等于所述第二晶体管在该辐射下的漏电流增加量。其中，所述第一电压为非辐射条件下独立的所述主体电路中所述反相输入端的电压，所述第二电压为非辐射条件下独立的所述主体电路中所述同相输入端的电压。