[发明专利]三维存储器位线电容的测试方法在审
| 申请号： | 201711140468.0 | 申请日： | 2017-11-16 |
| 公开（公告）号： | CN107993949A | 公开（公告）日： | 2018-05-04 |
| 发明（设计）人： | 宋王琴;张顺勇;汤光敏;卢勤 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;H01L27/11551;H01L27/11578 |
| 代理公司： | 北京辰权知识产权代理有限公司11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 三维 存储器 电容 测试 方法 | ||
【权利要求书】：
1.一种三维存储器位线电容的测试方法，其特征在于，包括：
提供三维存储器样品；
刻蚀所述三维存储器样品背面的衬底至剩余预设厚度的衬底；
研磨所述预设厚度的衬底至呈现钨栓塞层；
分析并确定目标位线在所述钨栓塞层中对应的钨栓塞；
在确定的钨栓塞处测量所述目标位线的电容。
2.根据权利要求1所述的方法，其特征在于，使用等离子刻蚀机刻蚀所述三维存储器样品背面的衬底至剩余预设厚度的衬底。
3.根据权利要求1所述的方法，其特征在于，所述预设厚度介于50纳米至200纳米之间。
4.根据权利要求1所述的方法，其特征在于，采用化学机械研磨工艺研磨所述预设厚度的衬底至呈现钨栓塞层。
5.根据权利要求1所述的方法，其特征在于，所述分析并确定目标位线在所述钨栓塞层中对应的钨栓塞之前，还包括：清洗呈现所述钨栓塞层的三维存储器样品，并使用加热台烘烤。
6.根据权利要求1所述的方法，其特征在于，使用纳米点针台在确定的钨栓塞处测量所述目标位线的电容。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711140468.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
