[发明专利]一种接触孔底部钨栓缺陷的检测结构及检测方法

说明书

本发明公开了一种接触孔底部钨栓缺陷的检测结构，应用于半导体检测阶段，包括一半导体衬底，半导体衬底包括有源区，在有源区上间隔形成多个多晶硅图形，多个多晶硅图形之间设有空隙区域；接触孔，接触孔形成于多晶硅图形之间的空隙区域，接触孔填充钨栓，以形成接触孔钨栓结构。本发明的技术方案有益效果在于：公开一种接触孔底部钨栓缺陷的检测结构及检测方法，有效地监控接触孔底部的钨栓缺陷问题，改善半导体工艺在制作过程中的良率，缩短半导体工艺制作的研发周期。

技术领域

本发明涉及半导体检测技术领域，尤其涉及一种接触孔底部钨栓缺陷的检测结构及检测方法。

背景技术

随着半导体工艺器件的发展，半导体工艺器件的尺寸越来越小，半导体的工艺也越来越复杂，接触孔的填充越来越成为制约产品良率的关键工艺步骤。在最小线宽为28nm的产品研发过程中，接触孔底部钨栓缺失缺陷会导致严重的良率损失，成为制约28nm产品良率提升的技术瓶颈。缺失缺陷位置在扫描电子显微镜(scanning electron microscope，SEM)下的图像如图1所示，缺失缺陷位置在透射电子显微镜(Transmission electronmicroscope，TEM)下的图像如图2所示。

目前，这一缺陷在常规条件下，由于缺陷位于接触孔底部的钨栓部分，光学扫描无法检测，同时，底部金属粘结层生长正常，可以使电子导通，受到电子束扫描极限能力的制约，尤其是当接触孔的尺寸大小较大的情况下，很难完全将钨栓的缺陷部分检测出来。

发明内容

针对现有技术中存在的上述问题，现提供一种旨在有效监控接触孔底部的钨栓缺陷问题的接触孔底部钨栓缺陷的检测结构及检测方法。

具体技术方案如下：

一种接触孔底部钨栓缺陷的检测结构，应用于半导体检测阶段，其中包括一半导体衬底，所述半导体衬底包括：

有源区，在所述有源区上间隔形成多个多晶硅图形，多个所述多晶硅图形之间设有空隙区域；

接触孔，所述接触孔形成于所述多晶硅图形之间的空隙区域，所述接触孔填充钨栓，以形成接触孔钨栓结构。

优选的，所述有源区至少设置为五个。

优选的，所述多晶硅图形至少设置为八组。

优选的，每两组所述多晶硅图形之间的接触孔的数量相同。

优选的，所述有源区、所述多晶硅图形及所述接触孔的尺寸均模拟被检测产品的6T SRAM结构中的NMOS特征。

一种接触孔底部钨栓缺陷的检测方法，用于半导体衬底中接触孔底部钨栓缺陷的检测，其中包括如下步骤：

步骤S1，首先建立所述检测结构，并且对所述检测结构进行离子注入工艺；

步骤S2，对所述接触孔钨栓结构进行平坦化工艺处理，并对放置在所述接触孔钨栓结构上的晶圆进行研磨处理；

步骤S3，使用一检测机台对所述晶圆进行缺陷检测。

优选的，所述步骤S1中所述离子注入方式为N-SD/N-well或N-SD/P-well或P-SD/P-well。

优选的，所述步骤S2中所述研磨为过研磨，所述过研磨的比例为常规研磨的100％-300％。

优选的，所述检测方法对所述接触孔钨栓结构的阻值差异进行检测。

优选的，所述检测机台为电子束扫描机台。

本发明的技术方案有益效果在于：公开一种接触孔底部钨栓缺陷的检测结构及检测方法，有效地监控接触孔底部的钨栓缺陷问题，改善半导体工艺在制作过程中的良率，缩短半导体工艺制作的研发周期。

附图说明