[发明专利]用来改善平坦化负载效应的半导体制作工艺有效
| 申请号： | 201711163834.4 | 申请日： | 2017-11-21 |
| 公开（公告）号： | CN109817521B | 公开（公告）日： | 2022-04-12 |
| 发明（设计）人： | 张峰溢;李甫哲 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/306 | 分类号： | H01L21/306;H01L21/3105;H01L21/311 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用来 改善 平坦 负载 效应 半导体 制作 工艺 | ||
1.一种用来改善平坦化负载效应的半导体制作工艺，其特征包含：
提供一基底，该基底具有第一区域与第二区域；
在该基底的该第一区域与该第二区域上形成多个第一凸起图形，其中该第一区域中的该第一凸起图形的密度比该第二区域中的该第一凸起图形的图形密度高；
在该基底与该些第一凸起图形上形成一第一介电层，其中该第一介电层具有多个对应到下方该些第一凸起图形的第二凸起图形；
在该第一介电层上形成一第二介电层；
进行一第一平坦化制作工艺移除部分的该第二介电层，以露出该些第二凸起图形的顶面；
以剩余的该第二介电层为蚀刻掩模进行一蚀刻制作工艺移除该第一介电层的该些第二凸起图形；
在该蚀刻制作工艺后，进行另一工艺移除剩余的该第二介电层；以及
对该第一介电层进行一第二平坦化制作工艺，在该第二平坦化制作工艺之后，该第一介电层覆盖该多个第一凸起图形以及该多个第一凸起图形之间的该基底。
2.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该第一区域为存储单元区域，该第二区域为周边区域。
3.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该些第一凸起图形为存储电容结构。
4.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该第一介电层为金属沉积前介电层。
5.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该第一介电层的材料包含四乙氧基硅烷(tetraethoxysilane,TEOS)或旋涂式玻璃(Spin-on glass,SOG)。
6.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该第二介电层为有机介电层。
7.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该第一平坦化制作工艺移除部分的该第二介电层，使得该第二介电层的顶面与该些第二凸起图形的顶面的高度差小于500埃。
8.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该蚀刻制作工艺对该第一介电层的蚀刻速率大于对该第二介电层的蚀刻速率。
9.如权利要求8所述的用来改善平坦化负载效应的半导体制作工艺，其中该蚀刻制作工艺对该第一介电层的蚀刻速率是对第二介电层的蚀刻速率的三倍以上。
10.如权利要求1所述的用来改善平坦化负载效应的半导体制作工艺，其中该蚀刻制作工艺会移除该些第二凸起图形下方部分的该第一介电层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711163834.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体晶粒退火方法
- 下一篇：锗硅异质结双极型三极管器件的制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
