[发明专利]半导体模块、半导体装置及电力装置

说明书

本发明目的是提供与缓冲电路模块高效地电连接，有效地抑制浪涌电压的半导体模块。在半导体模块(100)处，在与缓冲电路连接用开口部(7)连通的内部(7a)，能够装卸至少1个缓冲电路模块(200)，向电路图案接合有用于与至少1个缓冲电路模块(200)电连接的多个缓冲电路用电极，多个缓冲电路用电极配置于缓冲电路连接用开口部(7)的内部(7a)，在缓冲电路模块(200)已安装于缓冲电路连接用开口部(7)的内部(7a)的状态下，缓冲电路模块(200)没有相对于外廓部件(6)的外表面探出，多个缓冲电路用电极各自与缓冲电路模块(200)侧的各个电极进行面接触，缓冲电路连接用开口部(7)及内部(7a)与至少1个半导体元件在俯视观察时不重叠。

技术领域

本发明涉及半导体模块、半导体装置及电力装置。

背景技术

在具有通断用半导体元件的半导体模块中，由于半导体元件的通断动作产生浪涌电压。特别是在用于电力用途的情况下，由大电流、高电压的通断，浪涌电压的产生成为问题。因此，为了吸收浪涌电压，向半导体模块连接缓冲电路。

当前，是向露出于半导体模块的封装件外表面的端子通过螺钉固定等连接缓冲电路。另外，还已知在半导体模块设置缓冲电路专用的端子而安装缓冲电路的技术(参照专利文献1)。

专利文献1：日本特开2015-223047号公报

在专利文献1中，缓冲电路的连接端子是针接触件，接触电阻高、电感也大，因此具有抑制浪涌电压的效果低的问题。因此，需要将缓冲电路的容量设得更大。另外，期望将缓冲电路连接得更靠近半导体模块所具有的半导体元件，进一步提高抑制浪涌电压的效果。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于提供一种半导体模块，相对于该半导体模块，能够装卸缓冲电路模块，将该半导体模块与缓冲电路模块高效地电连接，有效地抑制浪涌电压。另外，目的在于提供具有该半导体模块的半导体装置及电力装置。

本发明涉及的半导体模块具有：至少1个半导体元件；电路图案，其配置于基板之上，与至少1个半导体元件的主电极接合；外廓部件，其至少将至少1个半导体元件及基板的电路图案侧的面包在内侧；以及缓冲电路连接用开口部，其设置于外廓部件的外表面，在与缓冲电路连接用开口部连通的内部，能够装卸至少1个缓冲电路模块，向电路图案接合有用于与至少1个缓冲电路模块电连接的多个缓冲电路用电极，多个缓冲电路用电极配置于缓冲电路连接用开口部的内部，在缓冲电路模块已安装于缓冲电路连接用开口部的内部的状态下，缓冲电路模块没有相对于外廓部件的外表面探出，多个缓冲电路用电极各自与缓冲电路模块侧的各个电极进行面接触，缓冲电路连接用开口部及内部与至少1个半导体元件在俯视观察时不重叠。

发明的效果

根据本发明涉及的半导体模块，缓冲电路连接用开口部及内部与半导体元件在俯视观察时不重叠，因此能够将缓冲电路用电极的长度设为最小限度。由此，能够将缓冲电路模块安装于半导体元件的最近旁，因此能够在连接部分进一步降低电感，进一步提高抑制浪涌电压的效果。另外，根据本发明涉及的半导体模块，多个缓冲电路用电极各自与缓冲电路模块侧的各个电极进行面接触。因此，在连接部分，能够进一步降低接触电阻及电感，进一步提高抑制浪涌电压的效果。

附图说明

图1是实施方式1涉及的半导体模块的斜视图。

图2是实施方式1涉及的半导体模块的沿图1的线段A-A的剖视图。

图3是实施方式1涉及的半导体模块的沿图1的线段B-B的剖视图。

图4是实施方式1涉及的半导体模块的缓冲电路连接用开口部的正视图。

图5是实施方式1涉及的缓冲电路模块的斜视图。

图6是实施方式1涉及的半导体模块在已安装有缓冲电路模块的状态下的剖视图。