[发明专利]一种用于3DNAND闪存的台阶结构成形工艺在审
申请号: | 201711166879.7 | 申请日: | 2017-11-21 |
公开(公告)号: | CN107968094A | 公开(公告)日: | 2018-04-27 |
发明(设计)人: | 陈子琪 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11524;H01L21/033 |
代理公司: | 北京辰权知识产权代理有限公司11619 | 代理人: | 佟林松 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 dnand 闪存 台阶 结构 成形 工艺 | ||
1.一种用于3D NAND闪存的台阶结构成形工艺,其特征在于,所述工艺包括如下步骤:
提供一个衬底堆叠结构;
沉积形成第一掩膜层,通过光刻工艺形成掩膜图案;
竖直向下刻蚀形成第1级台阶,
沉积形成第二掩膜层,所述第二掩膜层包括三部分,第一部分在第一掩膜层上方,第二部分在刻蚀掉第1级台阶后的剩余堆叠层上表面,第三部分为连接第一部分和第二部分而形成于第1级台阶外侧的侧墙掩膜;
竖直向下刻蚀第二掩膜层,直至露出所述剩余堆叠层上表面,且所述侧墙掩膜的厚度等于设计的每级台阶面的宽度;
竖直向下刻蚀形成第2级台阶,
重复沉积形成第二掩膜层、竖直向下刻蚀第二掩膜层和竖直向下刻蚀形成第2级台阶的步骤,形成第3至第N级台阶。
2.如权利要求1所述的台阶结构成形工艺,其特征在于,所述第一掩膜层的材料为无定型碳。
3.如权利要求1所述的台阶结构成形工艺,其特征在于,所述第二掩膜层的材料为无定型碳。
4.如权利要求1-3任意一项所述的台阶结构成形工艺,其特征在于,所述第二掩膜层的材料为氧化硅。
5.如权利要求1-3任意一项所述的台阶结构成形工艺,其特征在于,所述衬底堆叠结构为在衬底上氧化硅和氮化硅交错堆叠的薄膜堆叠结构。
6.如权利要求5所述的台阶结构成形工艺,其特征在于,所述台阶每一级包括一层氧化硅层和相邻的氮化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711166879.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的