[发明专利]具有静电放电保护的集成电路装置

说明书

一种具有静电放电保护的集成电路装置包括具有阱的衬底，所述阱具有第一导电类型且形成在所述衬底上。漏极区具有至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在阱中，所述至少一个漏极导电嵌体位于所述阱上。漏极导电嵌体电连接到漏极扩散区及输入/输出接垫。源极区包括多个源极扩散区，所述多个源极扩散区具有第二导电类型且植入在阱中，且所述源极扩散区电连接到电压端子。

技术领域

本揭露的实施例是有关于一种具有静电放电保护的集成电路装置。

背景技术

保护集成电路(integrated circuit，IC)装置免受静电放电(electrostaticdischarge，ESD)影响是重要的，原因是静电放电可能会对此种装置造成实质性损坏。举例来说，针对金属氧化物半导体(metal-oxide semiconductor，MOS)装置的静电放电保护可采用被设置成对静电放电电压进行放电的寄生双极晶体管(parasitic bipolartransistor)，且漏极延伸式金属氧化物半导体晶体管(drain-extended MOS transistor)已被用于静电放电保护。

发明内容

本揭露公开一种具有静电放电保护的集成电路装置，其特征在于，包括：衬底；阱，具有第一导电类型且形成在所述衬底上；漏极区，包括至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在所述阱中，所述至少一个漏极导电嵌体位于所述阱上，所述漏极导电嵌体电连接到所述漏极扩散区及输入/输出接垫；以及源极区，包括多个源极扩散区，所述多个源极扩散区具有所述第二导电类型且植入在所述阱中，所述源极扩散区电连接到电压端子。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各个态样。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是示意性地说明根据一些实施例的具有静电放电保护的示例性集成电路装置的各个方面的俯视图。

图2是说明图1中所示示例性集成电路装置的各个方面的侧剖视图。

图3是说明图1及图2中所示示例性集成电路装置的等效寄生晶体管的电路图。

图4是示意性地说明根据一些实施例的具有静电放电保护的另一示例性集成电路装置的各个方面的俯视图。

图5是示意性地说明根据一些实施例的具有静电放电保护的另一示例性集成电路装置的各个方面的俯视图。

图6是说明图5中所示示例性集成电路装置的各个方面的侧剖视图。

图7是说明图5及图6中所示示例性集成电路装置的等效寄生晶体管的电路图。

图8是说明根据一些实施例的为集成电路装置提供静电放电保护的方法的各个方面的程序流程图。

附图标号说明

10：装置/集成电路装置/N型金属氧化物半导体装置

11：装置/鳍型场效晶体管金属氧化物半导体装置/垂直式结构装置

20：装置/集成电路装置/正性金属氧化物半导体装置

100：衬底/p衬底

102：阱/p阱

110、210：漏极区

112：漏极扩散区/n+扩散区/漏极n+扩散区

113：漏极n+扩散区

114：漏极导电嵌体/多晶硅嵌体/漏极多晶硅嵌体