[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种用于三维存储器深孔结构中钨阻挡层工艺优化的方法。

背景技术

三维存储器是目前存储器领域热门的存储器结构，而在三维存储器结构之中，钨(W)是常用的互连线(wire)材料以及连接孔(via)材料。在半导体线程制造工艺中，钛/氮化钛(Ti/TiN)层叠结构常被用作金属物与氧化硅之间的阻挡层，起到隔绝和阻挡离子扩散的作用；同时，Ti还能与晶体管有源区的硅(Si)在高温下反应生成TiSi₂，可以用于处理有源区与钨填充处的接触(contact)兼容。现有的钨互连线工艺中，每层钨互连线之间的连接孔也是以钨填充。由于连接孔底部接触的是下层互连线的金属钨，不需要且无法形成TiSi₂。因此，需要对现有的钨互连线以及Ti/TiN层叠结构进行改进，舍弃连接孔中不必须的Ti，用以简化工艺，缩短工艺时间以及改善整体结构性能。

基于此，本发明提出了一种用于三维存储器深孔结构中钨阻挡层工艺优化的方法。

发明内容

本发明的目的是通过以下技术方案实现的。

一种半导体器件制造方法，其包括如下步骤：

形成下层钨互连线；

在所述下层钨互连线之上形成介质层；

在所述介质层中形成连接孔；

在所述连接孔中形成仅由TiN层形成的阻挡层，所述阻挡层覆盖所述连接孔的侧壁；

在所述连接孔中填充入钨连接孔材料，形成钨连接孔；

在所述介质层上形成上层钨互连线。

同时，本发明还提供一种半导体器件互连的电性改良方法，其采用如前所述的半导体器件制造方法，形成下层钨互连线和上层钨互连线之间的钨连接孔。

同时，本发明还提供一种半导体器件，其包括采用前述的半导体器件制造方法形成下层钨互连线和上层钨互连线之间的钨连接孔。

本发明的优点在于：将现有技术中Ti/TiN叠层结构的连接孔阻挡层工艺简化为仅TiN层的连接孔阻挡层工艺，这是基于工艺优化的考虑，减掉现有技术中的Ti的沉积工艺，通过工艺优化缩短芯片中互连线连接孔的工艺时间，同时，由于钨连接孔的填充得到改善，芯片的整体性能也得以提高。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

附图1(a)和附图2(a)分别示出了现有技术连接孔的钨互连线以及Ti/TiN层叠结构的俯视图和截面图；

附图1(b)和附图2(b)分别示出了本发明连接孔的钨互连线以及TiN层结构的俯视图和截面图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本发明的实施方式，提出一种用于三维存储器深孔结构中钨阻挡层工艺优化的方法。

本发明提供的半导体器件制造方法，其包括如下步骤：形成下层钨互连线；所述下层钨互连线之上形成介质层；在所述介质层中形成连接孔；在所述连接孔中形成仅由TiN层形成的阻挡层，所述阻挡层覆盖所述连接孔的侧壁；在所述连接孔中填充入钨连接孔材料，形成钨连接孔；在所述介质层上形成上层钨互连线。同时，本发明还提供一种半导体器件互连的电性改良方法，其采用如前所述的半导体器件制造方法，形成下层钨互连线和上层钨互连线之间的钨连接孔。同时，本发明还提供一种半导体器件，其包括采用前述的半导体器件制造方法形成下层钨互连线和上层钨互连线之间的钨连接孔。

具体的实施例参考附图1、2进行如下阐释，其中附图1为平面俯视图，附图2为截面图。

首先形成下层钨互连线4。半导体器件中可能包括一层或者多层的金属互连线，本发明实施例中至少包括形成有下层钨互连线(Mx层)4和上层钨互连线(Mx+1层)5，其中，“下层”和“上层”表示上述两层钨互连线并非出于同一层，而存在一个上下关系，包括但并不是被限制为紧邻的上下两层。下层钨互连线4可选地作为半导体器件，尤其是三维存储器，的最底层金属互联线，同时，也可以作为其它任意的非顶层金属互连线。