[发明专利]一种模拟内部版图图形的边缘冗余图形生成方法有效
申请号: | 201711183763.4 | 申请日: | 2017-11-23 |
公开(公告)号: | CN107958112B | 公开(公告)日: | 2021-05-21 |
发明(设计)人: | 张美丽;于世瑞 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 模拟 内部 版图 图形 边缘 冗余 生成 方法 | ||
本发明公开了一种模拟内部版图图形的边缘冗余图形生成方法,采用获取原始版图和关键版图的尺寸;获取关键版图的特征图形,将关键版图转换为二维坐标系数组,对二维坐标系数组进行修改,保留必要特征图形的对应的数据,剔除剩余数据;二维坐标系数组转换为冗余图形,与预定指标比对修改后,在填充区域内填充冗余图形。采用本发明的技术方案,得到的冗余图形与关键版图非常近似,通过对上述的冗余图形在原始版图中的填充,使得冗余图像可以更好的保护关键版图地器件。
技术领域
本发明涉及半导体制造领域,尤其涉及一种模拟内部版图图形的边缘冗余图形生成方法。
背景技术
集成电路版图除了要体现电路的逻辑或功能以确保版图原理图(LVS check,全名为Layout Versus Schematic Check)验证正确外,还要增加一些与LVS验证无关的冗余图形(dummy),以减小过程的偏差。
随着半导体工艺技术的亚微米化程度的提高,周围环境对半导体器件性能的影响越来越明显。电路和器件的布局产生的效应有可能会对器件性能造成不可忽略的影响,包括临近的阱、栅(Gate)之间的距离、有源区(AA)之间的距离、有源区宽度、化学气相研磨(CMP)过程对研磨区域应力等对器件的影响。传统的冗余图形是在集成电路版图设计完成之后传输到半导体制造公司,经过冗余图形添加脚本进行冗余图形添加,设计规则检查,逻辑运算等过程后做光刻掩膜板出版前的光学近似修正(OPC)。
冗余图形的设置一是考虑到刻蚀时出现刻蚀不足或者刻蚀过度,需要通过冗余图形调整金属密度(metal density);其次是考虑到光的反射和衍射,使关键图形四周情况大致相当,避免因曝光影响到关键版图和器件的尺寸以及电路的性能。设置冗余图形可有效保护关键版图中的器件,冗余图形与关键版图的图形越相似保护效果越好。
对于低精度的版图,经过冗余图形添加之后密度以及密度梯度分布达到设计规则的要求即可。但是,随着集成电路特征尺寸的不断缩小,关键版图对环境的敏感度越来越高,因此,需要进一步提高冗余图形与关键版图的相似性,使关键版图的器件性能越接近设计的理想值。
发明内容
针对现有技术中在半导体制造领域存在的上述问题,现提供一种模拟内部版图图形的边缘冗余图形生成方法。
具体技术方案如下:
一种模拟内部版图图形的边缘冗余图形生成方法,包括以下步骤:
步骤S1:提供一原始版图,所述原始版图包括关键版图和填充区域,采用尺寸分析模块对所述原始版图进行分析,获取所述原始版图和所述关键版图的特征尺寸;
步骤S2:采用数组抽取模块获取所述关键版图的特征图形,并根据所述特征图形的种类将所述关键版图转换为二维坐标系数组;
步骤S3:采用修改模块对所述特征图形进行筛选,获取所述特征图形中必要特征图形,并对所述二维坐标系数组进行修改,保留所述必要特征图形的对应的数据,剔除剩余数据;
步骤S4:采用数组还原模块将所述二维坐标系数组转换为冗余图形;
步骤S5:采用图形比对模块对所述冗余图形和预定指标进行比对;
若符合所述预定指标,则进入步骤S7;
若不符合所述预定指标,则进入步骤S6;
步骤S6:采用修正模块获取所述冗余图形不符合所述预定指标的项目,根据所述项目对所述二维坐标系数组进行修正,返回步骤S4;
步骤S7:采用填充模块在所述填充区域内填充所述冗余图形。
优选的,所述步骤S2包括以下步骤:
步骤S21:根据关键版图的特征尺寸建立第一二维坐标系,原点为关键版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711183763.4/2.html,转载请声明来源钻瓜专利网。