[发明专利]一种集成被动元件的芯片封装结构及封装方法

说明书

技术领域

本发明涉及半导体封装技术领域，尤其涉及到一种集成被动元件的芯片封装结构及封装方法。

背景技术

随着电子装置设备的集成度越来越高，半导体封装领域提出了系统级封装(System-in-Package，SIP)，将多个具有不同功能的有源电子元件与可选无源器件，以及诸如微机电系统(Micro-Electro-Mechanical System，MEMS)或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件，从而形成一个系统或者子系统。

目前广泛采用的方法是，将已封装好的无源器件与其他类型裸晶片或已封装的芯片通过二次封装的方法集成到一个封装体中达到提高集成度的效果。然而该方法要通过大量的高精度贴装动作将所有器件都放置到位后再进行塑封，该过程制作速度慢、成本高，而且封装体积依然较大。

现有技术中，公开号为CN106024754A的中国专利文献公开了一种半导体封装组件，以将电子元件(如无源元件)嵌入于重布线结构内。其中，该半导体封装组件包括半导体封装体，该半导体封装体包括：重布线结构，具有第一表面及与其相对的第二表面；半导体裸芯片，设置于该第一重布线结构的该第一表面上；模塑化合物，设置于该第一重布线结构的该第一表面上，且围绕该第一半导体裸芯片；以及电子元件，嵌入于该第一重布线结构内，且经由该第一重布线结构电性耦接至该第一半导体裸芯片。但是，该半导体组件中的电子元件为嵌入重布线层，集成度较低，当封装组件中封装的电子元件较多时，封装组件的厚度可能会有较大程度的增加。

因此，如何提高半导体封装组件中被动元件的集成度，减小多被动元件的封装组件的厚度成为亟待解决的问题。

发明内容

因此，本发明要解决的技术问题在于解决半导体封装组件中被动元件的集成度较低，多被动元件的半导体封装组件的厚度较大的问题。

为此，根据第一方面，本发明提供了一种集成被动元件的芯片封装结构，包括：封装体，内部封装有芯片；芯片的器件面与封装体的第一表面位于同一平面；被动元件层，设置于封装体的第二表面；第一绝缘层，设置于被动元件层上；导电柱，设置于封装体中，导电柱的一端与被动元件层相耦合，另一端与封装体的第一表面位于同一平面；重布线层，设置于封装体的第一表面，并与芯片和导电柱相耦合。

可选地，被动元件层包括：第一金属层，设置于封装体的第二表面；介电材料层，设置于第一金属层上；第二金属层，设置于介电材料层上。

可选地，第一金属层包括一个或多个第一金属结构，第一金属结构设置于同一平面，第一金属结构之间的间隙填充有绝缘材料。

可选地，第二金属层包括一个或多个第二金属结构，第二金属结构设置于同一平面，第二金属结构之间的间隙填充有绝缘材料；第二金属结构与第一金属结构对应设置。

可选地，该集成被动元件的芯片封装结构还包括：第三金属层，设置于第二金属层上；第三金属层与第二金属层相耦合；第三金属层包括一个或多个第三金属结构，第三金属结构设置于同一平面，第三金属结构之间的间隙填充有绝缘材料；金属互联层，设置于第三金属层上，用于连接多个第三金属结构。

根据第二方面，本发明还提供了一种集成被动元件的芯片封装方法，包括如下步骤：提供一基板，并在基板上形成粘贴层；将芯片的器件面粘贴于粘贴层上；在粘贴层上形成封装体，包封住芯片；在封装体的第二表面形成被动元件层；在被动元件层上形成第一绝缘层；去除基板和粘贴层；在封装体中形成导电柱，导电柱的一端与被动元件层相耦合，另一端与封装体的第一表面位于同一平面；在封装体的第一表面形成重布线层，重布线层与芯片和导电柱相耦合。

可选地，在封装体的第二表面形成被动元件层，包括如下步骤：在封装体的第二表面形成第一金属层；在第一金属层上形成介电材料层；在介电材料层上形成第二金属层。

可选地，第一金属层包括一个或多个第一金属结构，第一金属结构设置于同一平面，第一金属结构之间的间隙填充有绝缘材料；第二金属层包括一个或多个第二金属结构，第二金属结构设置于同一平面，第二金属结构之间的间隙填充有绝缘材料；第二金属结构与第一金属结构对应设置。

可选地，该集成被动元件的芯片封装方法还包括如下步骤：在第二金属层上形成第三金属层，第三金属层与第二金属层相耦合；第三金属层包括一个或多个第三金属结构，第三金属结构设置于同一平面，第三金属结构之间的间隙填充有绝缘材料；在第三金属层上形成金属互联层，用于连接多个第三金属结构。