[发明专利]同步配码的FPGA系统及方法在审
| 申请号： | 201711186908.6 | 申请日： | 2017-11-24 |
| 公开（公告）号： | CN107944140A | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 李飞飞;杨海钢;韦援丰;高丽江 | 申请（专利权）人： | 中科亿海微电子科技（苏州）有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 曹玲柱 |
| 地址： | 215028 江苏省苏州市工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 同步 fpga 系统 方法 | ||
1.一种同步配码的FPGA系统，包括：
多个单片现场可编程门阵列(FPGA)，每个单片FPPA的硬件上包含地址IO，作为内部地址；以及
配码指令，该配码指令中包含目的FPGA地址，该目的FPGA地址与每个FPGA的地址IO相对应，进行寻址配码。
2.根据权利要求1所述的FPGA系统，其中，所述多个单片FPGA在封装时将地址IO捆绑在直流电源的正极/负极(VCC/GND)中，通过VCC与GND的不同组合方式进行区别，作为每个单片FPGA的内部地址而加以区分。
3.根据权利要求2所述的FPGA系统，其中，所述多个单片FPGA中的每个单片FPGA的内部电路设计相同。
4.根据权利要求1所述的FPGA系统，其中，所述单片FPGA的目的FPGA地址的配码指令设置方法如下：
若总共的单片FPGA的个数为2n，n≥1，则将同步头(sync word)的最后n位加入单片FPPA的内部地址。
5.根据权利要求4所述的FPGA系统，其中，所述n的取值范围为：1≤n≤6。
6.根据权利要求1所述的FPGA系统，采用并行(8位或16位)配置或串行配置方式，将配置指令传送到FPGA内部。
7.一种基于权利要求1至6任一项所述的FPGA系统的同步配码的方法，包括：
当软件的配码指令中的目的FPGA地址和FPGA系统中的多个单片FPGA中的某个单片FPGA的地址IO一致的时候，该单片FPGA允许配码执行；如不一致的时候，该单片FPGA不允许配码执行；这样通过地址IO的不同绑定电压，和不同单片FPGA的配码指令相互对应来定位寻址，给不同单片FGPA进行同步配码。
8.根据权利要求7所述的方法，其中，所述FPGA系统中的多个单片FPGA在封装时将地址IO捆绑在VCC/GND中，通过VCC与GND的不同组合方式进行区别，作为每个单片FPGA的内部地址而加以区分。
9.根据权利要求8所述的方法，其中，所述多个单片FPGA中的每个单片FPGA的内部电路设计相同。
10.根据权利要求7至9任一项所述的方法，其中，所述配码方式包括：并行(8位或16位)配置、串行配置的方式。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技（苏州）有限公司，未经中科亿海微电子科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711186908.6/1.html，转载请声明来源钻瓜专利网。
