[发明专利]3DNAND闪存的台阶接触孔的构建方法

说明书

技术领域

本发明涉及半导体的制造工艺领域，特别涉及3D NAND闪存的台阶接触孔的构建方法。

背景技术

随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，3D NAND闪存的技术研发是国际研发的主流之一。

建立这些复杂的三维结构，主要依赖于淀积和蚀刻的工艺。制造过程中先淀积多层材料开始，然后在这些材料中蚀刻出长而窄的垂直孔，形成通道，即进行深孔蚀刻。在该制造过程中，由于深孔蚀刻对底层金属层的选择比要求较高，通常选用两块掩膜。一块掩膜用于形成台阶上层接触孔，一层用于形成台阶下层接触孔。

但是，在蚀刻形成台阶下层接触孔时，蚀刻工艺会不可避免地对已形成的台阶上层接触孔的侧壁造成损伤，从而导致电性能缺陷。

发明内容

本发明的目的是为解决以上问题的至少一个，本发明提供一种3D NAND闪存中能够避免台阶接触孔损伤的构建方法。

一种3D NAND闪存中台阶接触孔的构建方法，包括以下步骤：

提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶。

刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔。

在第一台阶接触孔的侧壁和底壁沉积氮化硅。

刻蚀除去位于第一台阶接触孔的底壁的氮化硅。

刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。

其中，形成的氮化硅层的厚度为30～150埃。

其中，衬底堆叠结构包括硅衬底和位于硅衬底表面的堆叠层，金属台阶位于堆叠层内。

其中，金属台阶为钨台阶。

其中，形成第一台阶接触孔和第二台阶接触孔的刻蚀方式以及除去底壁的氮化硅的刻蚀工艺均为等离子刻蚀，其中除去底壁的氮化硅的刻蚀工艺为各向异性等离子刻蚀。

本发明在台阶接触孔的构建过程中，分两次先后在不同的台阶区域刻蚀形成台阶接触孔，并且在两次刻蚀之间，在先形成的台阶接触孔的内壁沉积保护膜层作为防护，防止其被后续刻蚀伤害，使刻蚀工艺完善，并降低了后续刻蚀的难度。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本发明实施方式的3D NAND闪存的台阶接触孔的构建方法的流程图；

图2a-图2e示出了根据本发明实施方式的3D NAND闪存的台阶接触孔的构建方法的结构流程图；

其中，1.衬底堆叠结构；10.硅衬底；20.堆叠层；210.金属钨台阶；220.第一台阶接触孔；230.第二台阶接触孔；2210.氮化硅保护层。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明的基本思想是，使用两块掩膜分两次对3D NAND的不同的台阶区域进行台阶接触孔的刻蚀，并且在两次刻蚀之间，于在先形成的台阶接触孔中先形成保护膜，防止其侧壁被最后刻蚀损伤，弥补了分次刻蚀的缺陷，使台阶接触孔的刻蚀工艺趋于完善。

如图1所示，一种3D NAND闪存中台阶接触孔的构建方法，包括以下步骤：

提供包括第一台阶区域和第二台阶区域的衬底堆叠结构，第一台阶区域和第二台阶区域均设有金属台阶；刻蚀形成与第一台阶区域的金属台阶相连通的第一台阶接触孔；在第一台阶接触孔的侧壁和底壁沉积氮化硅；刻蚀除去位于第一台阶接触孔的底壁的氮化硅；刻蚀形成与第二台阶区域的金属台阶相连通的第二台阶接触孔。

由于本构建方法的每一步骤都伴随相应的结构变化，下面将结合附图2a、2b、2c、2d和2e根据3D NAND闪存的基础结构的变化对本发明作进一步说明。其中附图2a、2b、2c、2d和2e依次对应本发明的五个步骤产生的结构变化。

图2a对应本发明的提供衬底堆叠结构步骤。如图2a所示，预先制备一衬底堆叠结构，该衬底堆叠结构1包括两个内部设有金属台阶的第一台阶区域和第二台阶区域。