[发明专利]一种用于光刻图形工艺的光刻对准方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种芯片后端金属制程工艺，特别是一种用于自对准双重图形工艺(Self-Aligned Double Pattern，简称SADP)的光刻对准方法，例如用于金属互连结构的制备工艺制程中。

背景技术

半导体器件，例如3D NAND(3D与非)闪存，其制造必须历经一系列工艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体器件工艺步骤。在传统的制造流程上会包括300～400个步骤，其中每一步骤都会影响该半导体芯片上各器件的最终形貌，即影响器件的特征尺寸，从而影响器件的各种电特性。在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(Front End of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。

后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属连线、接触孔的形成等。其中，金属互连结构是为了实现半导体芯片器件之间的电连接的重要结构，目前已发展出各种金属互连结构以及形成工艺，例如铜互连结构，以及形成铜互连结构的电化学镀(Electrochemical Plating，简称ECP)工艺。例如，现有技术中通常的做法是在层间介质层上形成图形化的沟道，然后电化学镀沉积金属铜，将金属铜作为金属层镶嵌(Damascene Process)于层间介质层内以构成半导体器件金属互连结构基体，随后在基体表面再沉积一层电迁移阻挡层或者扩散阻挡层，覆盖所述半导体器件金属互连结构基体，从而形成一层完整的金属互连结构层。

然而，随着半导体技术的发展，要求特征尺寸(Critical Dimension，简称CD)越来越小，而双重图形技术(Double Pattern，DP)是目前实现更小尺寸的图形的关键技术。双重图形技术一般包括自对准双重图形技术(Self-Aligned Double Pattern，SADP)、二次刻蚀双重图形技术(Dual-Etch Double Pattern，DEDP)和单刻蚀双重图形技术(Single-Etch Double Pattern，SADP)三种。其中，自对准双重图形技术(SADP)由于可以实现优异线宽和节距控制效果而被广泛应用于3D NAND闪存等半导体器件的制造中。

参见图1，现有自对准双重图形技术(SADP)通常会在前层1的表面依次沉积形成正硅酸乙酯(TEOS)氧化物层2、第一硬掩模多晶硅(Poly)层3、核心材料旋涂含碳(SoC)层4、第二硬掩模氮氧化硅层5以及光刻层(未图示)，并随后对光刻层进行光刻以开始图形化。

而现有光刻图形化的工艺中，为了后续进行光刻能够准确对位，如图1所示，通常会在前层1中设置对准标记6，然后通过光刻-刻蚀的工艺形成对准窗口，以将对准标记6显现出来，随后在利用光罩中的对准标记与该前层的对准标记6进行对准，实施光刻及其他后续工艺。然而对于上述自对准双重图形技术(SADP)中，如前所述，由于通常采用多晶硅(Poly)作为第一硬掩模层材料，而多晶硅材料对短波光具有较强的吸收和反射，使得通过用特别波长的激光照射对准标记时难以准确接收其反射的信号，从而给后续光刻对准造成了困难。

因此，设计一种新的对准方法，以保证在后续有如多晶硅这样的高吸收、高反射层的情况下仍能进行叠层对准，从而提高后续光刻的准确性，这一直为本领域技术人员所致力研究的方向。

发明内容

本发明的目的在于提供用于前层上含有高吸收和/或高反射层的光刻对准方法，例如用于自对准双重图形工艺(Self-Aligned Double Pattern，简称SADP)，能够保证在含有高吸收和/或高反射层的情况下仍能准确进行叠层对准，从而提高光刻对准精度。

为了实现上述目的，本发明提出了一种用于光刻图形工艺的光刻对准方法，其特征在于包括以下步骤：

在具有对准标记的前层的表面沉积有至少一层高吸收和/或高反射层；

沉积光刻层；

对准对准标记实施光刻以形成光刻沟道：

沿光刻沟道实施刻蚀以形成对准窗口；

其中，所述光刻使用的光罩的关键尺寸(CD)与对准标记的关键尺寸(CD)的比值大于1.5。

进一步的，所述高吸收和/或高反射层为多晶硅(Poly)层。

进一步的，所述光罩的关键尺寸(CD)与对准标记的关键尺寸(CD)的比值优选在1.5-2.5之间。

进一步的，所述对准标记的关键尺寸(CD)为28.6μm。