[发明专利]一种异构双核处理器访问eFPGA的控制电路有效
申请号: | 201711210739.5 | 申请日: | 2017-11-27 |
公开(公告)号: | CN109840225B | 公开(公告)日: | 2023-06-09 |
发明(设计)人: | 田泽;王世中;王宣明;郭蒙;曹朋朋;杜斐 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | G06F13/26 | 分类号: | G06F13/26 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 王世磊 |
地址: | 710000 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 异构双核 处理器 访问 efpga 控制电路 | ||
1.一种异构双核处理器访问eFPGA的控制电路,所述的异构双核处理器包括控制处理器和运算处理器,其特征为:所述的电路包括共享接口仲裁模块,PLB接口模块,AXI接口模块和eFPGA接口,PLB接口模块用于连接控制处理器PLB总线、共享接口仲裁模块、eFPGA接口模块以访问eFPGA;
AXI接口模块用于连接计算处理器AXI总线、共享接口仲裁模块、eFPGA接口模块以访问eFPGA;
共享接口仲裁模块接收到请求信息后,若仅一路处理器请求访问,则对该路处理器进行授权;
当两个处理器同时访问eFPGA时,共享接口仲裁模块优先选择其中一个处理器进行访问,对优先访问的处理器进行授权,另一处理器进入请求等待状态,若等待时间超过1024个处理器时钟,则该处于等待状态的处理器取消请求,发出超时中断,供软件查询使用;
若当前获得授权的处理器有流水请求发出时,则保持eFPGA接口的控制权,至流水请求处理完毕,释放授权;
若两路处理器其一通过共享接口访问eFPGA异常时,将通过其片上总线产生复位将共享接口授权取消。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711210739.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器系统及其操作方法
- 下一篇:半导体器件及其故障检测方法