[发明专利]一种异构双核处理器访问eFPGA的控制电路有效
| 申请号： | 201711210739.5 | 申请日： | 2017-11-27 |
| 公开（公告）号： | CN109840225B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | 田泽;王世中;王宣明;郭蒙;曹朋朋;杜斐 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | G06F13/26 | 分类号： | G06F13/26 |
| 代理公司： | 中国航空专利中心 11008 | 代理人： | 王世磊 |
| 地址： | 710000 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 异构双核 处理器 访问 efpga 控制电路 | ||
本发明属于SoPC芯片技术领域，涉及一种异构双核处理器访问eFPGA的控制电路。所述的异构双核处理器包括控制处理器和运算处理器，其特征为：所述的电路包括共享接口仲裁模块，当两个处理器同时访问eFPGA时，共享接口仲裁模块优先选择其中一个处理器进行访问。提供一种能够解决片上总线不同时钟域接口竞争访问eFPGA的问题，同时实现异构双核处理器访问eFPGA性能优的控制电路。
技术领域
本发明属于SoPC芯片技术领域，涉及一种异构双核处理器访问eFPGA的控制电路。
背景技术
在异构双核处理器可定制SoPC系统设计中，对于控制类处理器和计算类处理器通过其片上总线各自访问集成在SoPC系统的eFPGA(embedded FPGA)需要提供互连接口，必须要解决片上总线不同时钟域接口竞争访问eFPGA的问题，并保证访问的性能最优。
发明内容
本发明的目的：提供一种能够解决片上总线不同时钟域接口竞争访问eFPGA的问题，同时实现异构双核处理器访问eFPGA性能优的控制电路。
本发明的技术方案：一种异构双核处理器访问eFPGA的控制电路，所述的异构双核处理器包括控制处理器和运算处理器，其特征为：所述的电路包括共享接口仲裁模块，当两个处理器同时访问eFPGA时，共享接口仲裁模块优先选择其中一个处理器进行访问。
优选地，优先选择控制处理器对eFPGA进行访问。
优选地，所述的电路还包括接口模块和eFPGA接口，处理器通过接口模块向共享接口仲裁模块发送请求信息，共享接口仲裁模块判断决定后，通过接口模块向处理器发送授权信息，同时向eFPGA接口发送授权信息，eFPGA接口接通相应接口模块与eFPGA的访问通路。
优选地，共享接口仲裁模块接收到请求信息后，若仅一路处理器请求访问，则对该路处理器进行授权；
若两路处理器同时请求访问，则按优先原则，对优先访问的处理器进行授权，另一处理器进入请求等待状态；
若当前获得授权的处理器有流水请求发出时，则保持eFPGA接口的控制权，至流水请求处理完毕，释放授权。
优选地，两路处理器同时请求访问，按优先原则，一路处理器进行访问，另一处理器进入请求等待状态时，若等待时间超过1024个处理器时钟，则该处于等待状态的处理器取消请求。
优选地，两路处理器其一通过共享接口访问eFPGA异常时，将通过其片上总线产生复位将共享接口授权取消。
本发明的有益效果：本技术方案提出了一种共享接口仲裁模块，通过优先处理控制类处理器的较高访问效率要求，可以有效解决异构双核处理器访问eFPGA存在竞争的问题，实现了异构双核处理器访问eFPGA性能最优化。
附图说明
图1为实施例的电路结构框图；
图2为实施例中共享接口仲裁模块竞争访问调度流程图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711210739.5/2.html，转载请声明来源钻瓜专利网。
- 上一篇：存储器系统及其操作方法
- 下一篇：半导体器件及其故障检测方法
