[发明专利]处理器及操作处理器的方法

权利要求书

1.一种操作处理器的方法，包括：

从指令高速缓存阵列和响应缓冲器阵列进行连续读取周期，其包括提供多个循序地址，其中所述指令高速缓存阵列用于存储从外部存储器取得的高速缓存行，并且所述响应缓冲器阵列用于针对所述指令高速缓存阵列缓冲所述高速缓存行；

在进行所述连续读取周期期间，检测所述响应缓冲器阵列中的读取命中；以及

响应于在进行所述连续读取周期期间检测到所述响应缓冲器阵列中的读取命中，进行零时钟提交，其包括：

将所述指令高速缓存阵列从读取周期切换到写入周期并持续一个周期；

选择所述响应缓冲器阵列的响应缓冲器，并且提供所选择的响应缓冲器中所存储的高速缓存行以存储到所述指令高速缓存阵列中存储在所选择的响应缓冲器中的地址处；以及

在所述零时钟提交期间针对所述读取周期使提供至所述指令高速缓存阵列的循序地址旁路。

2.根据权利要求1所述的方法，其中，进行零时钟提交的步骤还包括：

从所选择的响应缓冲器中选择地址索引以提供至所述指令高速缓存阵列的索引输入；

从所选择的响应缓冲器中选择路值以提供至所述指令高速缓存阵列的路输入；以及

从所选择的响应缓冲器中选择标签地址和高速缓存行以提供至所述指令高速缓存阵列的相应输入。

3.根据权利要求2所述的方法，其中，选择所述响应缓冲器阵列的响应缓冲器的步骤包括：选择在所述零时钟提交期间正读取的响应缓冲器。

4.根据权利要求2所述的方法，其中，选择所述响应缓冲器阵列的响应缓冲器的步骤包括：选择在所述零时钟提交期间未读取的响应缓冲器。

5.根据权利要求2所述的方法，其中，

从所选择的响应缓冲器中选择地址索引以提供至所述指令高速缓存阵列的索引输入的步骤包括：控制用于在所选择的响应缓冲器的地址索引和所述多个循序地址的地址索引之间进行选择的选择逻辑。

6.根据权利要求1所述的方法，其中，还包括：

在后续周期期间，检测被旁路的循序地址命中所述响应缓冲器阵列；以及

继续进行连续读取周期。

7.根据权利要求1所述的方法，其中，

进行连续读取周期的步骤包括对循序高速缓存行的数据子块进行连续读取周期；

检测读取命中的步骤包括检测第一高速缓存行的第一数据子块的地址命中所述响应缓冲器阵列；

进行零时钟提交的步骤包括在检测到读取命中之后的下一周期期间进行所述零时钟提交；

使循序地址旁路的步骤包括使所述第一高速缓存行的最后的数据子块的地址旁路。

8.根据权利要求7所述的方法，其中，还包括：

随后检测所述第一高速缓存行的最后的数据子块的地址命中所述响应缓冲器阵列；

从所述响应缓冲器阵列中读取所述最后的数据子块；

在读取所述最后的数据子块期间，检测后续的第二高速缓存行的第一数据子块的地址命中所述响应缓冲器阵列；以及

在检测到后续的第二高速缓存行的第一数据子块的地址命中所述响应缓冲器阵列之后的下一周期期间，进行另一零时钟提交。

9.根据权利要求8所述的方法，其中，

进行零时钟提交的步骤包括选择用于存储所述第一高速缓存行的响应缓冲器，以及

进行另一零时钟提交的步骤包括选择用于存储后续的第二高速缓存行的响应缓冲器。

10.根据权利要求1所述的方法，其中，还包括：

在后续周期期间，检测被旁路的循序地址未命中所述响应缓冲器阵列；

终止进行连续读取周期；以及

在从所述指令高速缓存阵列和所述响应缓冲器阵列进行的随后读取周期期间，再次提供被旁路的循序地址。