[发明专利]增强型GaNHEMT的制备方法

说明书

技术领域

本发明属于半导体技术领域，特别是指一种增强型高电子迁移率晶体管的制备方法，以及包含该晶体管的半导体器件。

背景技术

近些年来GaN基电力电子器件吸引了许多人的注意。GaN材料可与AlGaN、InGaN等材料形成异质结结构。由于势垒层材料存在自发极化和压电极化效应，因此在异质结界面处会形成高浓度的二维电子气(2DEG)。由于GaN材料具有大禁带宽度、高电子迁移率、高电子饱和速度和大击穿场强等优点，GaN HEMT在最近十几年成了微波功率领域及电路领域的研究热点。

尽管GaN HEMT具有许多优点，但也遇到了很多问题，其中之一就是常规工艺制作的GaN HEMT均为耗尽型(阈值电压Vth＜0V)。因为关断电压为负压，耗尽型HEMT比增强型(Vth＞0V)HEMT电路设计要复杂得多，这增加了HEMT电路的成本。增强型HEMT是高速开关、高温GaN集成电路(RFIC)和微波单片集成电路(MMIC)的一个重要组成部分。从应用的角度来说，增强型HEMT有着耗尽型HEMT无法比拟的优势。在微波功率放大器和低噪音功率放大器领域，增强型HEMT不需要负电压，降低了电路的复杂性、尺寸和成本；在高功率开关领域，增强型HEMT能够提高电路的安全性。因此有必要开展增强型GaN HEMT器件的研究。

目前利用p型栅实现GaN基增强型HEMT的方法主要有三种，第一种p型栅的方法主要是在势垒层上采用先整片外延p型层，再进行刻蚀并保留栅下p型层来实现增强型，第二种也是先整片外延p型层，再保留栅下p型层，并且刻蚀非栅下区域刻蚀大部分p型层，剩下5-20纳米p型层。这两种方法在刻蚀刻蚀过程中，等离子体会损伤界面，影响器件的稳定性；第三种p型栅的方法是在势垒层上栅区域做选区二次外延，生长p型栅，这种方法避免了刻蚀带来的晶格损伤，但是由于势垒层和p型栅之间存在晶格失配以及界面态，造成了严重的漏电问题。

发明内容

本发明的目的在于，提出一种增强型GaN HEMT的制备方法，该方法优点在于：首先，p型帽层与势垒层同炉生长，减少了界面态，进而减小栅极漏电；其次，在p型帽层上选区二次外延p型栅，这有利于生长出高质量的p型栅；最后，通过一次外延获得的p型帽层可保护势垒层，进而减小电流崩塌

本发明提供一种增强型GaN HEMT的制备方法，包括如下步骤：

步骤1：在衬底上用有机金属化学气相沉积的方法依次外延缓冲层、沟道层、势垒层和p型帽层；

步骤2：在所述p型帽层上制备掩膜层；

步骤3：图形化掩膜层，露出栅区部分的p型帽层，形成样品；

步骤4：在样品露出的p型帽层上外延p型层，形成p型栅，即选区二次外延p型栅；

步骤5：去除掩膜层；

步骤6：在p型帽层的两侧向下刻蚀，刻蚀深度到达沟道层内，在沟道层的两侧构成台面，形成台面隔离；

步骤7：在p型栅的两侧的p型帽层上制备源电极和漏电极，退火；

步骤8：在所述p型栅上制备栅电极，形成器件；

步骤9：在器件上制备钝化层，所述钝化层的厚度高于p型栅，并将源电极、漏电极和栅电极区域的钝化层开口，即暴露出源电极、漏电极和栅电极，完成制备。

本发明的有益效果是，可一次外延形成PN结，一方面减少了界面态，进而减小了栅极漏电；另一方面采用选区二次外延的方法制备p型栅可避免刻蚀带来的二维电子气的损伤。

附图说明

为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：

图1为本发明的增强型GaNHEMT制作方法的工艺流程示意图；

图2为本发明一具体实施例的外延片上原位生长p型层的示意图；

图3为本发明具体实施例PECVD制备SiO₂掩膜的制备的示意图；

图4为刻蚀栅区域掩膜的示意图；

图5为选区二次外延p型栅的示意图；

图6为湿法腐蚀去掉SiO₂掩膜层和ICP进行台面隔离的示意图；

图7为蒸镀Ti/Al/Ni/Au源漏电极的示意图；

图8为蒸镀Ni/Au栅电极的示意图；

图9为制备钝化层，并对源、漏、栅电极开口的示意图。

具体实施方式