[发明专利]动态随机存取存储器阵列及其版图结构、制作方法

说明书

本发明提供了一种动态随机存取存储器阵列及其版图结构、制作方法，有源区呈阵列式排布，同一列的相邻有源区的宽度不相同，且列方向与有源区的延伸方向相交，因此降低了制备难度，并且为后续模块的制备提供了基础，能改善开启电压较高、导通电阻较大等问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种动态随机存取存储器阵列及其版图结构、制作方法。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。

DRAM(Dynamic Random Access Memory)，即动态随机存取存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。

现有使用的DRAM仍然存在诸多问题，例如开启电压较高、导通电阻较大等问题，对DRAM性能造成了制约。

发明内容

本发明的一个目的在于提供一种动态随机存取存储器阵列及其版图结构、制作方法，降低制备难度。

本发明的另一个目的在于提供一种动态随机存取存储器阵列及其版图结构、制作方法，提高动态随机存取存储器阵列的性能。

为解决上述技术问题，本发明提供一种动态随机存取存储器阵列版图结构，包括配置在半导体衬底中的隔离结构和多个有源区，所述有源区的长度向中心轴在延伸方向延伸；

所述隔离结构配置在所述多个有源区之间；

所述有源区呈阵列式排布并包括多个第一有源区以及多个第二有源区，沿一有源区长度向延伸方向排布的多个所述第一有源区与沿另一有源区长度向延伸方向排布的多个所述第二有源区相平行邻近，并且所述第一有源区与所述第二有源区在同一字线向列区域中呈现交错排布，所述第一有源区的第一宽度小于所述第二有源区的第二宽度。

可选的，对于所述的动态随机存取存储器阵列版图结构，所述第二宽度比所述第一宽度大20％～70％。

可选的，对于所述的动态随机存取存储器阵列版图结构，还包括多条字线，配置在所述半导体衬底中，在同一列所述有源区中，两条所述字线分别与所述第一有源区和所述第二有源区相交并穿越所述第一有源区和所述第二有源区。

本发明还提供一种动态随机存取存储器阵列，包括：

半导体衬底，在所述半导体衬底中通过隔离结构定义有多个有源区，所述有源区的长度向中心轴在延伸方向延伸，所述有源区呈阵列式排布并包括多个第一有源区以及多个第二有源区，沿一有源区长度向延伸方向排布的多个所述第一有源区与沿另一有源区长度向延伸方向排布的多个所述第二有源区相平行邻近，并且所述第一有源区与所述第二有源区在同一字线向列区域中呈现交错排布，所述第一有源区的第一宽度小于所述第二有源区的第二宽度；及，

多条位线，所述位线包括第一位线和第二位线，皆形成于所述半导体衬底的所述有源区上，并且在同一字线向列区域中，所述第一位线在高度方向上的投影与所述第一有源区相交，所述第二位线在高度方向上的投影与所述第二有源区相交。