[发明专利]一种提升TLC闪存编码率的方法

说明书

本发明公开了一种提升TLC闪存编码率的方法,其特征在于当Block被擦除的次数小于预先设置的擦除拐点次数PE_tr时选择BCH为该Block的BER纠错算法；Block被擦除的次数不小于预先设置的擦写拐点次数PE_tr时选择LDPC为该Block的BER纠错算法。通过在TLC NAND的生命周期内动态调整纠错算法策略，即动态调整校验数据大小，期望总体提升TLC闪存的编码率。

技术领域

本发明涉及固态硬盘控制技术，特别涉及一种提升TLC闪存编码率的方法。

背景技术

闪存(NAND)上的数据会有出错的可能，即读出来的数据与写入的数据不一致，所以我们需要在用户数据之外再生成一些校验数据，数据出错时用它来纠正错误，一个页的编码率＝用户数据大小/(用户数据大小+校验数据大小)。目前主流纠错算法有两种，BCH(Bose、Ray-Chaudhuri与Hocquenghem)算法和LDPC(Low Density Parity Check Code)算法，BCH纠错能力弱，但所需的校验数据少，纠错速度也快，适用于SLC(Single-Level Cell)和MLC(Multi-LevelCell)NAND；LDPC纠错能力很强，但所需的校验数据多，纠错速度慢，适用于TLC NAND。

NAND的物理页在生命周期内出现的最大误码率(Bit Error Rate：BER)决定了纠错算法的选择以及校验数据所占的额外闪存空间，BER越大校验数据越大(采用纠错能力强的LDPC算法)，反之则越小(采用纠错能力弱的BCH算法)。

NAND的特性之一为Block必须擦除后才能重写数据，所以每个Block都有一个已擦除值，由PE Cycle表示。NAND的另外一个特性是Block的PE Cycle值越大，物理页的BER也越大，如图1的BER与PE Cycle的关系所示。当PE Cycle大到一定程度，BER超过了纠错算法的纠错能力，那么SSD的寿命也到了。SLC、MLC、TLC(Triple-Level Cell)NAND的BER与PECycle的关系如图3所示，从图中可以看出，TLC NAND的BER要比SLC和MLC NAND增长的快很多，而且在生命中后期，TLC NAND的BER已经超过了BCH的纠错能力，所以TLC NAND必须采用LDPC纠错算法。

TLC NAND闪存的特性：随着PE Cycle次数的增加，块(Block，闪存最小的擦除单位)的BER值越来越大，在生命中后期BER已经超过了BCH纠错算法的纠错能力，所以为了保证SSD的使用寿命，TLC NAND必须采用LDPC算法，而且是在整个生命周期内一直采用LDPC算法。而LDPC算法需要的校验数据比BCH多很多，所以TLC NAND在整个生命周期内的编码率＝用户数据大小/(用户数据大小+LDPC校验数据大小)。常规的做法是TLC NAND在整个生命周期中都采用LDPC算法，而LDPC算法需要的校验数据比较多，且是固定的。采用固定LDPC算法为了保证整体的安全性因此选择的校验数据长度为最大，带来的问题就是用户数据长度小，整体的编码率低的问题。

发明内容

针对以上缺陷，本发明目的是如何提高TLC NAND的用户编码率。

为了解决以上问题本发明提出了一种提升TLC闪存编码率的方法,其特征在于当Block被擦除的次数小于预先设置的擦除拐点次数PE_tr时选择BCH为该Block的BER纠错算法；Block被擦除的次数不小于预先设置的擦写拐点次数PE_tr时选择LDPC为该Block的BER纠错算法。