[发明专利]一种具有三维横向变掺杂的半导体器件耐压层

说明书

本发明公开了一种具有三维横向变掺杂的半导体器件耐压层，该耐压层在半导体器件的半导体衬底或埋氧层的上表面外延形成，及所述耐压层具有三维横向变掺杂并且在以P⁺或N⁺为中心的曲率结构中掺杂浓度为非线性分布。所述耐压层采用叉指状版图或跑道形版图或圆形版图；所述耐压层采用硅或碳化硅、砷化镓、磷化铟、锗硅材料制作；本发明的耐压层能够按照标准的CMOS工艺制备，因此该工艺是一个与标准CMOS工艺完全兼容的工艺方案，工艺制备简单，成本低廉，可以有效抑制版图所带来的三维曲率效应，从而大大增强实际器件的耐压能力。

技术领域

本发明涉及一种具有三维横向变掺杂的半导体器件耐压层，属于半导体功率器件的技术领域。

背景技术

众所周知，击穿电压是横向功率器件优化设计的一个关键指标。而为了得到最大的击穿电压，通常人们希望器件的表面电场是完全均匀的。基于这一思想，横向变掺杂(Variation of Lateral Doping,VLD)技术被提出并被广泛应用于各种功率器件的优化设计中。传统的横向变掺杂技术是基于二维理论，并被应用于各种二维功率器件的优化设计中。SOI横向功率器件的基本结构是RESURF(Reduced Surface Field)结构，图1给出了一个典型的常规SOI RESURF LDMOS的结构示意图，它是由半导体衬底1，埋氧层3，作为漂移区的半导体区域2、半导体漏区4、半导体体区5，其中半导体体区5中具有半导体源区6和半导体体接触区7，栅氧化层10，栅极9，源极金属8，漏极金属12，金属前绝缘介质层11组成。

然而，在实际制造中，横向功率器件常常被制造在叉指状版图、跑道形版图或圆形版图中。图2给出了一个叉指状版图的LDMOS的结构示意图，它是由半导体衬底1，埋氧层2，半导体顶层硅3组成，所述顶层硅包括：半导体源区4，作为沟道区的半导体区域5，作为漂移区的半导体区域6，半导体漏区7。图3(a)和3(b)给出了跑道形版图的LDMOS结构示意图。图3(a)为以源为中心的LDMOS跑道形版图示意图，图3(b)为以漏为中心的LDMOS跑道形版图示意图。它是由半导体衬底1，埋氧层2，作为漂移区的半导体区域4，半导体漏区3和半导体体区5组成，其中半导体体区5中具有半导体源区6和半导体体接触区7。图4(a)和4(b)给出了圆形版图的LDMOS结构示意图。图4(a)为以源为中心的LDMOS圆形版图示意图，图4(b)为以漏为中心的LDMOS圆形版图示意图。它是由半导体衬底1，埋氧层2，作为漂移区的半导体区域4，半导体漏区3和半导体体区5组成，其中半导体体区5中具有半导体源区6和半导体体接触区7。由图可见，叉指状版图、跑道形版图和圆形版图都存在曲率半径较小的部分，小的曲率半径会造成电场的聚集，从而降低器件的击穿电压，使器件更容易失效。因此，在以上的版图中，利用传统的横向变掺杂技术不能够使电场仍旧保持均匀。因此，如何抑制三维曲率效应所带来的电场集中是是专家学者研究的热点。

关于乔明，中国专利，201610725628.7，公开的一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构，如图5所示。它是由半导体衬底1，埋氧层2，半导体顶层硅3组成，所述顶层硅包括：半导体源区4，作为沟道区的半导体区域5，作为漂移区的半导体区域6，半导体漏区7，以及隔离介质区8。与常规的叉指状功率器件结构不同的是，它在漂移区和P-Well之间加入了二氧化硅隔离介质区，将PN结处小的曲率半径变为隔离介质区与N型漂移区的大曲率半径，从而抑制了曲率效应，提高了器件的击穿电压。但是该方法因增加了隔离介质区，需要刻槽工艺，增加了工艺的复杂度。

以及，在Zhang J等人在文献“ANovel 3-DAnalytical Method for CurvatureEffect-Induced Electric Field Crowding in SOI Lateral Power Device”中，基于三维泊松方程得到了横向功率器件的表面势场以及击穿电压的模型。该模型可以解释三维曲率效应对器件击穿性能的影响。但是该文献并没有进一步给出解决三维曲率效应的方法。

发明内容