[发明专利]屏蔽栅沟槽MOSFET及其制造方法

权利要求书

1.屏蔽栅沟槽MOSFET，其特征在于，栅极结构包括：

沟槽，由形成于半导体衬底中的顶部沟槽和底部沟槽叠加组成，所述顶部沟槽由光刻定义后进行各向异性刻蚀加各向同性刻蚀形成，所述底部沟槽自对准形成于所述顶部沟槽的底部且所述顶部沟槽的宽度大于所述底部沟槽的宽度；

在所述底部沟槽的底部表面和侧面形成有底部氧化层，在所述顶部沟槽的侧面形成有栅介质层，所述底部氧化层厚度大于所述栅介质层的厚度，所述底部氧化层在所述底部沟槽内部所围的底部空隙的宽度小于所述栅介质层在所述顶部沟槽内部所围的顶部空隙的宽度；

在所述沟槽中填充由第一多晶硅层，所述第一多晶硅层将所述底部空隙完全填充，在所述顶部沟槽中所述第一多晶硅层位于所述栅介质层的侧面且未将所述顶部空隙完全填充；

所述第一多晶硅层被回刻使得填充于所述底部空隙中的所述第一多晶硅层和位于所述顶部沟槽中的所述第一多晶硅层相断开，由回刻后位于填充于所述底部空隙中的所述第一多晶硅层组成屏蔽多晶硅以及由回刻后位于所述顶部沟槽中的所述第一多晶硅层组成多晶硅栅；

在所述屏蔽多晶硅顶部的所述沟槽的剩余空隙中由层间膜完全填充，并由所述层间膜形成所述屏蔽多晶硅和所述多晶硅栅之间的多晶硅间隔离介质层。

2.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET还包括：

形成于所述半导体衬底表面的第二导电类型的阱区，所述半导体衬底具有第一导电类型掺杂；所述阱区的结深小于所述顶部沟槽的深度，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；

形成于所述阱区表面的第一导电类型重掺杂的源区；

所述层间膜还延伸到所述沟槽外并覆盖在所述沟槽外的所述半导体衬底表面；

在所述源区和所述屏蔽多晶硅顶部分别形成有穿过对应的层间膜的接触孔并都连接到由正面金属层组成的源极；

在所述多晶硅栅的顶部形成有穿过对应的层间膜的接触孔并连接到由正面金属层组成的栅极。

3.如权利要求2所述的屏蔽栅沟槽MOSFET，其特征在于，屏蔽栅沟槽MOSFET还包括：

漏区，形成于减薄后的所述半导体衬底的背面，在所述漏区的背面形成有背面金属层作为漏极。

4.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述顶部沟槽和所述底部沟槽都位于所述硅外延层内。

5.如权利要求2所述的屏蔽栅沟槽MOSFET，其特征在于：在和所述源区相接触的接触孔的底部还包括第二导电类型重掺杂的阱区接触区。

6.如权利要求2或3或5所述的屏蔽栅沟槽MOSFET，其特征在于：屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。